А на неё доки вообще есть?
Вид для печати
Это говорит только о инертности в БП, или в этой ситуации ACLO и DCLO как-то задействованы, что позволяет сохранить загрузку?
Ты же писал, что переключаться может до 50 мс, интересен именно этот вариант.
Этот разве не с отдельным БП?
Я точных измерений не проводил. ACLO то точно снимается, а DCLO снимается видимо при привышении порога разряда конденсатора. То-есть конденсатор не до конца разряжен но уже не хватает заряда для удержания уровней питания.
Это где такое?
Если имеется ввиду АВР, то переключение не более 0,5с=500мс . И это по ГОСТу а в реалии переключение гораздо меньше.
С отдельным, но питается от одной сети с ЭВМ. Но там вроде пружина (просто механика) должна отвести головы при отключении питания.
Ладно, закроем вопрос с ACLO/DCLO, то ли я не так спрашиваю, то ли меня не так понимают ;-)
А кто-нибудь догадается что это за микросхема? :)
(четверть разрешения, 56МБ)
Скорее я не так сказал. Ещё один момент есть. После загрузки МС1201-04 при нажатии кнопки УСТ. вместо того чтобы попасть в пульт, у меня появлялась приглашение RT. Так вот я из-за этого и перезагружал с помощью выключателя (ну можно было и через кнопку ПУЛЬТ). То-есть процессор ВМ3 находился в каком-то хитром режиме что выходил в RT даже при перещёлкивании тумблера. Ну и БП не был на 100% загружен. Из потребителей только плата МС и КЦГД.
По поводу БП, ранее при объяснении немного напутал, поэтому исправляюсь.
Там ACLO гарантированно должно удерживается не менее 10мс и после 10мс не менее 4мс DCLO. В реалии может быть и больше но не меньше.
Видимо нет, или ещё не все посмотрели?
Может и так, но я довольно давно прочитал на сайте form'а этот текст:
Т.е. в моём обывательском представлении все эти танцы сЦитата:
Существует миф, что PDP-11 машины нужно непременно питать родным блоком питания, так как при запуске нужно правильно выставлять сигналы состояния питания. На самом деле вся "трудность" заключается в том, чтобы выставить сигналы BDCOK и BPOK друг за другом после включения питания. При этом предъявляется единственное требование - между этими двумя сигналами должно пройти достаточное время (не стану даже лезть в документацию, чтобы уточнять).
бубномпитанием, просто потому, что этого требует стандарт и в реальности не очень востребовано. Но, судя по сложности задумки это явно было придумано не просто что бы жизнь мёдом не казалась.
off-top (домыслы мои)
Кстати говоря - ИМХО: привязка к родному железу \ сервису - как минимум
обычная вещь у крупных западных брэндов и опять же - давайте не будем
забывать где и зачем в первую очередь все эти железяки пользовались
в первую очередь? ) (* хотя я могу и ошибаться в своём мнении).[свернуть]
Вопросы про сигнал SEL1.
1. Этот сигнал активируется только при обращении к адресу 177716 или ещё когда-нибудь ?
Например - процессор ВМ2 по непонятной причине активирует SEL не только при чтении регистра начального пуска, но и при чтении PC и PSW из вектора начального пуска.
2. Сколько тактов активен сигнал SEL1 при чтении и записи ?
3. Через сколько тактов после активации сигнала SEL1 считывается состояние шины при чтении SEL1.
Хорошо, буду давать подсказки. А то неинтересно сразу вывалить ответ :)
Подсказка 1: это советская микросхема, выпуск середины 80-х.
Процессор следит за адресной шиной (AD15-AD1) и SYNC постоянно (входы прицеплены прямо к ножкам), независимо от того кто в данный момент управляет шиной. Сигнал обращения к периферийному блоку (177x00, зависит от номера процессора), а также разряды адреса AD3-AD1 фиксируются на латче, который разрешен при высоком SYNC. А выходов латчей уже формируется комбинационная функция SEL1.Цитата:
Вопросы про сигнал SEL1.
1. Этот синал активируется только при обращении к адресу 177716 или ещё когда-нибудь ?
Таким образом:
- если SYNC высокий, то SEL1 непрерывно отображает состояние AD15-AD1 (постоянно проверяется на 177716).
- если SYNC низкий, то SEL1 фиксирует состояние которое было в момент ниспадающего фронта SYNC
Аналогично SEL2 для 177714.