Реверс-инжиниринг УКНЦ (1515ХМ1&2, 1801ВП1, 1801ВМ2)

Цитата:

---

Сообщение от Titus

Здорово!
032 же мы уже отреверсили.

---

Да, там в коробочке вместо 032 лежит 136, чтобы попытаться вскрыть и переснять неколотую.

Цитата:

---

Сообщение от Vslav

Да, там в коробочке вместо 032 лежит 136, чтобы попытаться вскрыть и переснять неколотую.

---

Я думаю, в этом смысла мало, т.к. все отколотые дорожки я логически восстановил, и вряд ли в них может быть ошибка.

Цитата:

---

Сообщение от Titus

Я думаю, в этом смысла мало

---

Я просто хочу иметь нормальную фотографию.

Сделал проект УКНЦ на FPGA для отладки отреверсенных микросхем. Пока подключил ПП, CGM(ХМ1-032), CK(ХМ2-001) и одну ПЗУ(208/o160000). При старте видно, как программа начинает работать и писать по адресам ОЗУ данные. Для подключения ОЗУ не хватает сигнала RAS, который формируется в CSM(ХМ1-136). CSM в свою очередь подключена к ЦП. Получается, что я не могу отладить ПП, пока не подключу ЦП и соответствующие м/c? И еще вопрос. Какое начальное состояние системного регистра управления по адресу о177716 в CK(ХМ2-001)?
https://pic.maxiol.com/thumbs2/15953...imukncprj1.jpg

Цитата:

---

Сообщение от Ynicky

Какое начальное состояние системного регистра управления по адресу о177716 в CK(ХМ2-001)?

---

В эмуляторе - начальное значение 0, по RESET сбрасываются биты 0117461(octal).

Цитата:

---

Сообщение от Ynicky

Сделал проект УКНЦ на FPGA для отладки отреверсенных микросхем. Пока подключил ПП, CGM(ХМ1-032), CK(ХМ2-001) и одну ПЗУ(208/o160000).

---

Ты переводил в FPGA те схемы, которые я отреверсил?
Если да, то там вполне могут быть еще ошибки.

- - - Добавлено - - -

Цитата:

---

Сообщение от Ynicky

Какое начальное состояние системного регистра управления по адресу о177716 в CK(ХМ2-001)?

---

По схеме же видно, что по INIT сбрасываются биты 1, 7, 13, а по DCLO сбрасываются биты, 4, 5, 15.
Остальные биты произвольны.

Цитата:

---

Сообщение от Titus

Ты переводил в FPGA те схемы, которые я отреверсил?
Если да, то там вполне могут быть еще ошибки.

---

Потому я и стал моделировать (проверять).

Цитата:

---

Сообщение от Titus

По схеме же видно, что по INIT сбрасываются биты 1, 7, 13, а по DCLO сбрасываются биты, 4, 5, 15.
Остальные биты произвольны.

---

Так это и сделано. Значит остальные можно сбросить в 0, а то без сброса они шли крестом и портили начальную картину.

Цитата:

---

Сообщение от Ynicky

Для подключения ОЗУ не хватает сигнала RAS, который формируется в CSM(ХМ1-136). CSM в свою очередь подключена к ЦП. Получается, что я не могу отладить ПП, пока не подключу ЦП и соответствующие м/c?

---

1515ХМ1-136 является видеоадаптером и арбитром доступа к ОЗУ. И она не подключена к ЦП, она даже на шину МПИ не выходит. К ЦП подключен контроллер 1515ХМ1-039(ХМ2-003).

Цитата:

---

Сообщение от Alex_K

1515ХМ1-136 является видеоадаптером и арбитром доступа к ОЗУ. И она не подключена к ЦП, она даже на шину МПИ не выходит. К ЦП подключен контроллер 1515ХМ1-039(ХМ2-003).

---

Хорошо, она (136) подключена к 039 и является арбитром доступа ПП и ЦП к ОЗУ, а так же регенерирует общую динамическую память. От этого не легче.

Цитата:

---

Сообщение от Ynicky

а то без сброса они шли крестом и портили начальную картину.

---

Каким крестом??? )