А analysis&synthesis нажимал перед RTL Viewer?
Вид для печати
Достаточно просто собрать проект, чтобы стал доступен RTL Viewer. Ему же надо иметь кэш синтезатора и фиттера, а они не хранятся, если проект закрываешь. А из SOF не восстанавливается. Поэтому, лучше именно собрать проект, потому как результат в RTL будет сильно зависеть от использованной FPGA/CPLD.
AndyD, этим занимается синтезатор: он делает оптимизации. Но именно схемный ввод будет наиболее приближен к результату в RTL.
А нельзя ли вместо обычной клавиатуры сделать PS/2 и добавить TR-DOS и SD-Card интерфейс?