Получилось, спасибо! Оно даже грузиться :)
Здесь так же как в проекте PDP2011 организовано хранение данных?
Т.е. пишем первый образ начиная с 0 сектора, а последующие с промежутком в 256 байт?
Вид для печати
Получилось, спасибо! Оно даже грузиться :)
Здесь так же как в проекте PDP2011 организовано хранение данных?
Т.е. пишем первый образ начиная с 0 сектора, а последующие с промежутком в 256 байт?
Э.. не понял про 256 байт.. Стандартные сектора по 512 байт
Разбиение на разделы-части зависит от драйвера, но пока реализован вариант - тупо бьём на части по 32 мб, то есть на карте 256 мб будет доступны ZF0:, ZF1:, ..., ZF7:
в рабочей среде ADOS для УК-НЦ есть вот такое )
https://pic.maxiol.com/thumbs2/15757...7205806040.png
Ну, поиск даёт много результатов
Видимо, Вы о дисках RL01-RL02, которые действительно выделяются своими 256-байтными секторами :) Ну, у CF стандартный 512-байтный, так что с точки зрения систем - никаких проблем.
Будут ещё вопросы по .2018 - пишите.
И пока у этой платы остаётся проблема - под RT-11 нельзя использовать Ctrl/S для остановки вывода - гарантированное зависание. В чём проблема - пока не понятно, особенно учитывая, что в тестовой программе и в RSX - этой проблемы нет. Хотя в RSX выявилась своя проблема с автоопределением VT220. Ищу, думаю. Судя по Вашему сайту, у вас есть бластер для Altera-овских FPGA? Тогда надо будет просто перепрошить, как только :)
Из хороших новостей - основной vhdl-льник после доработки uart-а гораздо устойчивее поддаётся привидению в более читабельный и понятный вид. Правда, пока я чего то основательного не делал.
Из плохих - Ctrl/S пока так же...
К сожалению, выходные закончились, так что времени будет мало. Но работать продолжу :)
У КЦГД-182 она тоже есть. Только вот на родном ДВК-шном монике 6105 оно смотрится крайне погано - за ползущим текстом отчётливо виден след послесвечения.
И, если не врет мой склероз, плавный скроллинг есть у всех DEC-овских тнрминалов, начиная с VT100.
А ты убрал сброс UART'а по сигналу INIT (команде RESET) ? По нему у ВП1-035/065 сбрасываются только биты разрешения прерываний (D6 в 177560, 177564), остальное бодро продолжает работать и сбрасывается только сигналом К ПОСТ Н В (DCLO).
Вообще-то, это называется "неадекватная реакция". От тебя требовался ровно один бит информации: да или нет. Ты же воспринял это, как попытку наезда, и наезжаешь в ответ. Тем более, что на предыдущее мое сообщение на эту же тему ты не отреагировал, я подумал, может ты его не прочитал? И, на всякий случай, повторил...
Выделяю ещё раз в своём первоначальном сообщении - злобно порезал ВЕСЬ код сброса
То есть, очевидно, человек вообще полностью не читает написанное.
И на что там было реагировать?
Данный ответ - последняя реакция на твои сообщения.
Немного переделал сигнал RPLY (его первоначальная переделка - как раз второе изменение со схемной прошивки). Так, как разработчик платы советовал (и обосновал, почему так). Он, кстати, тоже переделал - после замеченного мной эффекта ускорения операций регистр-регистр после моей переделки. Но по своему. Вот его вариант я и забабахал в свой vhdl-ьник. После это моей (первоначальной) переделки ещё и нормально заработал вывод на терминал - собственно, почему я и тянул :)
Было две мысли - чего так.
Первая - мы что то не знаем про времянку RPLY.
Вторая более простая - ОК - зло. :)
Победила вторая.
Тесты пока на ура :) Смотрю дальше (на тесты в том числе).
Увы, эта переделка не решила проблему Ctrl/S
Кстати, ещё одна загадка 134 прошивки (никак руки не дойдут по тексту разобраться)
Иногда даёт так:
А иногда такКод:@T4* ДОСТУПНОЕ ОЗУ - 3,7 M @
ИДЕТ ПРЯМАЯ ЗАПИСЬ*
ИДЕТ ЧТЕНИЕ И ОБРАТНАЯ ЗАПИСЬ *
ИДЕТ ЧТЕНИЕ ОБРАТНОЙ ЗАПИСИ *
@
Зависит от прошивки гайки (но не всегда) и были замечаны случаи, когда на одной и тоже прошивке после очередного включения питания результат мог поменяться...Код:@T4* ДОСТУПНОЕ ОЗУ - 3,7 M @
ИДЕТ ПРЯМАЯ ЗАПИСЬ
ИДЕТ ЧТЕНИЕ И ОБРАТНАЯ ЗАПИСЬ
ИДЕТ ЧТЕНИЕ ОБРАТНОЙ ЗАПИСИ
@
Причёска кода. Вмешательства пока не сильно большие. Всё, что работало - всё ещё работает :) Всё, что не работало - по прежнему....
Сегодня было самое большое вмешательство.
Плюсы - мы всё ещё в эфире :) Минус ещё 6 макроячеек (потом гляну, со скольки начинал, но некоторое количество было добавлено моими изменениями)
Минусы - Ctrl/S по прежнему...
Не всё так хорошо, как казалось. А оказалось, что с самого начала конвертированный VHDL не работает с MY (здравствуй, DMA)
Путём гениального озарения (никакого логического размышления не было, а было - а дай ка вот так попробую) вернул работоспособность MY, но.. Мне не нравится сделанное, да и по ощущениям - ввод с клавиатуры начал подсбаивать.
Думаю...
Догадался, в чём косяк, думаю теперь, как заставить Квартус генерить правильный вариант....
Нууу... логическое условие то я описал... и оно даже работает... но как посмотрю на него, так вздрогну :)
В общем, буду думать истчо...
- - - Добавлено - - -
Эх.. Думал сегодня попробовать воткнуть КЦГД и посмотреть, как оно срастётся... Но вот DMA всё подпортил :) Хотя как сказать - обнаруженная ошибка в прошивке и даже практически поправленная. Эстетические чуйства пока не в счёт, но косячок маленький е. Думаю, из за сложного результата синтеза слишком велики задержки или перекос сигналов. Но почему страдает ресивер уарта, а не что то другое... Бумдумать :)
Слегка оптимизировал первоначальный брэд. Всё ещё многовато условий, но по крайне мере на синтезированном уже нет такого ужас-ужаса :)
На сегодня всё, буду завтра думать истчо :)
Продолжаю воевать с взаимодействием уарт-а и qbus. Сильно подозреваю, что причину проблемы нашёл, но вот как реализовать необходимые поднятия и снятия сигналов - пока не могу придумать.
Поскольку тестирование занимает какое то время - начал проверять свои ВМ3 на предмет показа скорострельности (примерно) 1680 тысяч оп/сек. На удивление - проверенные уже 9 процов без проблем работают на такой скорости. Сутками, конечно, их не гонял, но тест памяти идёт без проблем, загрузка с MY и CF - без проблем, копирование CF->СF с проверкой - без проблем. Выдрючивается (на всех) только уарт... Продолжаю тестировать оставшиеся
- - - Добавлено - - -
Десятый проц
- - - Добавлено - - -
Проверенные по годам:
9007 - 1
9008 - 1
9101 - 6
9102 - 2
- - - Добавлено - - -
Самые ранние - 8903, 8908, 8910, 8912
8903 - 1
8908 - 1
9007 - 1
9008 - 1
9101 - 6
9102 - 2
А вот и первый ВМ3, который не запустился на 1680
При этом остальные показатели такие же, как и у тысячашестисотых. Одна из двух тестовых систем валится, сгенерированная мной - грузится. Вечером погоняю плотнееКод:.RUN ZF:SPEED
ТЕСТ БЫСТРОДЕЙСТВИЯ
КОМАНДА СЛОЖЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 1256
КОМАНДА СЛОЖЕНИЯ РЕГИСТР-ПАМЯТЬ
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 424
КОМАНДА УМНОЖЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 88
КОМАНДА ДЕЛЕНИЯ РЕГИСТР-РЕГИСТР
БЫСТРОДЕЙСТВИЕ (ТЫС.ОП./СЕК) 336
.
Успел с утра на этом проце по разу прогнать T4 и COP/DEV/VER на сгенерированной мной системе. Ошибок не было.
Для целей тестирования ищу ZIF-64, но пока безрезультатно.. Если найду - попробую ещё погонять тесты с кварцем на 24 МГц (тактовая будет 6 МГц)
Нашёлся ещё один 1200-ый. Первый 8910, второй 8912. Вполне возможно, это те два, которые с Квантами шли.
Осталось проверить два камня. Думал - вчера, но закопался в уарт. Поразвлекался с трансмиттером. Стал меньше, проще, сократилось количество макроячеек, но мусор периодически (правда, вроде всё реже) сыпется. Думаю...
Достаточно сильно перепахал код последовательно порта (вывод - можно сказать полностью переписан). Из плюсов - вроде как полностью избавился от мусора при передаче. Но ввод, точнее Ctrl/S (или Ctrl/Q) по прежнему в RT не работает.
Поскольку в RTL Viewer-е надоело отслеживать запутанные связи, решил выделить функциональные модули в прошивке CPLD. Первым под раздачу попал, логично, модуль последовательного порта :) После переделки и первой прошивки, оказалось, что практически всё работоспособно :) Неработоспособное привело к сообщению из тестов 134-ой прошивки:
Когда ещё такое увидишь :)Код:***** ДОСТУПНОЕ ОЗУ - 3,7 M *
НЕТ ПРЕРЫВАНИЯ ОТ ТЕРМИНАЛА *
@ 011140
@T0**** ДОСТУПНОЕ ОЗУ - 3,7 M *
НЕТ ПРЕРЫВАНИЯ ОТ ТЕРМИНАЛА *
@ 011140
@
- - - Добавлено - - -
Ну, ошибка тривиальная была. Из разряда - кто то работает в положительном коде, кто то в отрицательном - при согласовании главное правильно НЕ делать :) Работоспособность прошивки восстановлена :) Переделываю дальше :)
Таймер ака KW11L выделил. Тесты гоняю. Дальше пойдёт CF
CF вырезАлся тяжелее всего (последовательный порт - не в счёт, там провозился долго из за того, что первая попытка вырезания модуля, но в целом всё было достаточно просто) - ибо не синтезированное внутреннее устройство, а вполне себе живое железное, да ещё и с чтением-записью.
Но вырезал.
Как ни странно - заработало с первой попытки (вот прямо сейчас идёт тест COP/DEV/VER), но...
Бочку мёда подпортил мусор при выводе через последовательный порт на экран. Это при том, что модуль последовательного порта я не трогал. Какое то взаимное влияние по сигналам. Надо подумать.
Кстати, я похожее влияние наблюдал между вводом и выводом через последовательный порт. Трогаешь только ввод, а запарываешь и вывод.
Ну, похоже, причину мусора при выводе на экран вычислил. Надо будет аккуратно убрать. Правда, на очереди вырезание модуля работы с памятью и ПЗУ, заодно будет проще убрать причину. Сегодня ещё минус 4 макроячейки :) Но надо будет устроить полноценное тестирование (вместе с MY и, наверное, КЦГД)
Ню, zif-ы в советском варианте доехали. Выберу время - плату-переходник спаяю :)
- - - Добавлено - - -
И ещё минус 10 макроячеек :)
https://bastion76.ru/
Я бы сказал - не вскакивает :D Потому как фиксация ножек у неё (как впрочем и у буржуйских) в нижнем положении
Я - пока никак, ибо процесс ещё идёт. Но идея фикс (правда не уверен, что на этой плате это получится) - ПДП для CF :) Пока все попытки завести регистр-счётчик на 22 разряда оканчивались сообщение - не могу разместить