Вид для печати
16 разрядность данных нужно сохранитьЦитата:
Сообщение от sergio78
а про vga есть такой вариант 8-разрядный http://www.malinov.com/Home/sergeys-...s/isa-supervga
и такой http://tinyvga.com/avr-isa-vga
и такой http://www.s100computers.com/My%20Sy...GA%20Board.htm
а можно и карточку купить на чипе Cirrus Logic 5420 ISA16
А вот и шикарный пример 8 разрядной XT (под спойлером):Скрытый текст
Данный пример не канонiчен. Вот какой должен быть:Цитата:
Сообщение от perestoronin
Скрытый текст
У меня такая была. А еще вот канонiчный пример:
Скрытый текст
Надеюсь, вы догадались почему?
потому что на мелкологике, и на рассыпухе. в последнем варианте этого ещё больше, из за чего формат платы полный
Между прочим да, на современных элементах плату можно упростить даже создавая на россыпухе. Есть SRAM на 2МБайт, например, в одном корпусе.
В дип-корпусе? Стоит как космодром или все-го лишь как аэропорт?Цитата:
Сообщение от HardWareMan
Память недорогая только DRAM, а SRAM она как межгалактический звездолет стоит.
Неужели сложно в ПЛИС схему регенерации запихнуть?
И м.с. в корпусах "паук" более миниатюрные и даже дешевле динозавров DIP.
это сколько тогда плата выйдет, которая 2 мегабайта loemm на 4 микосхемах sram сделанная? с одновесовой платиновой пластиной наверное одинаково.
Плата JUKO (по крайней мере моя) гадит по портам : сканировал все порты чекит-ом - при каждом проходе на неиспользуемых портах мусор. Но пашет как часы. А на других платах , на неиспользуемых портах тишина - сколько-бы не тестил.
На каноничной плате присутствуют ПЛМ и не факт, что их получится нормально считать-перевести-клонировать.
Если делать на жуке , то с СМД уклоном.
Если "канонично" - то ДИПово и "полную" реплику.
Иностранцы сделали реплику (каноничную 4 слойную ПП) на 256КБ плату и продают голую за 5тыр, собранную >10тыр. :(
это очень несерьёзно. они там на пк пытаются оторваться, как это у амижных собратьев было? не выйдет, уровень не тот. пк только из за нищебродов по всему миру распостранилось, и сейчас так же должно самым дешевым и доступным новоделом стать, так как все доки опенсурс, а не зажопленные как у амиги.Цитата:
Сообщение от piroxilin
Там так же присутствует калиброванная линия задержки с отводами, которую вряд-ли кто считает-переведет-клонирует по понятным причинам.Цитата:
Сообщение от piroxilin
Я считаю действовать надо так: смотрим на исходную схему, понимаем Суть(тм) процесса, делаем изложение своими словами. В ДИПе - получится наиболее канонично, в SMD наиболее современно. На ёмкой CPLD/FPGA наиболее компактно. Т.о. уровень какноничности можно задать.