он не в папке а мастером вызываетсяЦитата:
Сообщение от MAX17012
Вид для печати
он не в папке а мастером вызываетсяЦитата:
Сообщение от MAX17012
я на работе сейчас и ISE у меня на компе не стоит
в форумах на xilinx.com глянь - там последовательность описана
1) Коль 2007 то согласно сайту xilinx это ise или 8 или 9 версии (и никак не 14.7). короче г... времён мамонта. Следовательно нечего искать кошку там где её нет в принципе.Цитата:
Сообщение от MAX17012
2) Визардов ищут в самой среде ISE в менюшках (для современных версий).
ise-tool-coregen
вроде запустил
не знаю - у меня кто-то его тянет так что работает
Как это ? Где это ? 21-й век на дворе, кто ему разрешал что-то резать ? :)Цитата:
Сообщение от Viktor2312
есть момент, если корка будет использоваться часть как часть внутри чипа, inout могут быть только внешний шины, внутри чипа только однонаправленные сигналы, к том же нужен клок, асинхронные схемы создают лишнюю головную больЦитата:
Сообщение от Viktor2312
да этот чип предельно простой, судя по даташиту описывается в 30-40 строк кодаЦитата:
Сообщение от Viktor2312
---------- Post added at 15:26 ---------- Previous post was at 15:20 ----------
и да, перевод:
да это электронное устройство, выполненной на одной кремниевой подложке, средней степени интеграции в одном корпусе, судя по подробному справочному листку, описывается последовательностью и набора нетерминальных и терминальных лексем языка высокого уровня разделенных 30-40 символами возврата каретки
PS: детей учи как правильно общаться
Вопрос, зачем такому человеку нужен будет Viktor2312, что бы мешал?
Я серьезно.
Со стороны сообщение выглядит так:
Я к сожалению не силен в английском, поэтому не могу читать даташиты, воспользоваться переводчиком это 15 минут на страницу, вместо 5 минут, которые я бы потратил если бы я знал английский, но мне лень, я ищу человека который потратит 2 часа перевода на страницу из которой я прочитаю возможно абзац и брошу чтение, так как это не то что мне было нужно.
Человек должен быть готов потратить личное время на мои фантазии, если я где то заблуждаюсь, ничего страшного, исправим.
Еще я хочу делать все обязательно на Xilinx так как для них сложно достать программатор, и еще хочу что бы на плате которую мне разработают было 2-3 чипа, почему? я толком не знаю, но точно уверен что чип с 208 пинами мне будет лень паять, несмотря на то что у 100 и 144 пинового тот же шаг пинов.
Та ну?Цитата:
Сообщение от Viktor2312
http://savepic.net/6863909.jpg
---------- Post added at 15:21 ---------- Previous post was at 15:20 ----------
Можешь пересчитать контакты на рисунке, их по 52 на стороне :)
Не по полкам раскладывать надо, а пересмотреть подход, к примеру освоить IDE и чипы которые тут люди используют в большинстве, упростит процесс помощи
т.е. ключевой момент, переосилить себя и прогнуться под форумчан, которые тут занимаются хобби для души, а не напрягать кого то прогибаться под тебя, только из за того что тебе Xilinx по душе пришелся из за того что попался мануал на русском с картинками.
Просто попробуй, сразу заметен прогресс будет.
Будут конкретные вопросы -будут конкретные ответы по мере возможности.
Спартан 3А в плоском корпусе действительно только 100/144.
Но если допускается Спартан 3Е то там есть 3s500e в плоском корпусе на 208 ног.
Не, я не извращенец... на Альтере таких проблем нету, ибо это - Альтера. В Ксилинксы не полезу.Цитата:
Сообщение от Viktor2312
---------- Post added at 16:38 ---------- Previous post was at 16:36 ----------
Принципиальная разница?Цитата:
Сообщение от Viktor2312
---------- Post added at 16:42 ---------- Previous post was at 16:38 ----------
В порядке оффтопа - СТМ32 мы начинали практиески вместе. Только у меня уже есть готовые устройства, и даже выдаю народу некоторые наработки для общего блага.Цитата:
Сообщение от Viktor2312
Это к вопросу о "начинал". Если есть желание, можно получать удовольствие от чего угодно, нужно лишь поднапрячься и "пересечь черту непонимания"....
Ты же сам знаешь, что здесь в основном "альтерщики" сидят, штук одиннадцать, по моим подсчетам. И один-два юзают ксилинксы. А ты клич кидаешь...
Можно сравнить по "Slices".
У XC3S200A - 1,792;
У XC6SLX9 - 1,430;
Якобы у 3S в одном слайсе 2 LUT-а и 2 Flip-Flop-а.
А у 6S - 4 LUT-а и 8 Flip-Flop-ов.
мну если повезёт, то перепадёт Artix-7 (AC701 board).... Ух порезвимся тогда..
Честно говоря - я тоже так когда-то думал, пока не пощупал хороший кит вживую. В итоге поменял мнение на диаметрально противоположное, спасибо универу за это :)Цитата:
Сообщение от Viktor2312
А фаза изучения уже прошла? :)Цитата:
Сообщение от Viktor2312
Повышенное быстродействие от разрядности ПЭ не зависит.
Оно зависит от разрядности внешней памяти, а это дефицит выводов.
На мой взгляд 32 разряда у ПЭ - оптимально.
Николай.
А что Вы будете вычислять 64р числами?
Точные математические функции?
Разрядность определяется точностью и максимальными значениями
оперируемых чисел, а никак не быстродействием.
"Хотелось бы, чтобы система могла быть, максимально точной и могла вычислять как можно большие максимальные значения."
Наибольший процент вычислений будет уходить на вычисление адресов
операндов, что не будет выходить за рамки 4ГБ (32р).
А собственно математические вычисления делают на сопроцессорах.
для начала нужно определиться с системой командЦитата:
Сообщение от Viktor2312
что это будет - ZX80, 6502 или еще чего
1) -2 тормознее -3 (чем больше цифра тем быстрее и дороже)
2) разрядность процессора (его регистров) на прямую не связана с разрядностью внешней памяти. те внутри 32 бит снаружи 8 бит или на оборот.
3) адресное пространство памяти данных адресует минимальную единицу данных. обычно это байт те 4Г байта на 32 битной шине адреса. но можно адресовать и 4Г слов по 32 бита на 32 битной шине адреса - но тогда каждый символ (char) будет занимать в памяти 4 байта.
4) обычно критерием оптимизации ПЭ является максимальное быстродействие на нужных алгоритмах обработки информации. Оптимизируется разрядность регистров, разрядность шин адреса/данных (программа короткая хватит и 16 бит шины адреса, а данных много то шина адреса данных будет 32 бит), система команд (обычные или оптимизированные на ЦОС). итд.
5) при этом чем выше разрядность регистров ПЭ тем ниже будет максимальная тактовая ПЭ (специфика плис - для нашего случая).
6) -3N буква N говорит что в данной плисе отсутствует аппаратный контроллер памяти MCB. -2N таких плис не существует.
7) раздельные шина команд и данных на 144 пинах корпуса затруднительно выполнить.
8) докучи для "плоских" корпусов есть ограничение "для одновременно переключаемых выводов" приходится ограничивать "мощность" используемых выводов. иначе будут "звяки". особенно на двух слойных платах.
9) Все плисы s6lx имеют одинаковую начинку. за исключением MCB: LX6 =0 LX9/16/25/45=2 lx75/100/150=4 шт (ну естественно и др. ресурсы имеются в различном объёме).
http://www.xilinx.com/publications/p...duct_Table.pdf
10) MCB "жёстко" привязан на конкретные выводы плисы.
Когда? На сколько ставить будильник? :)Цитата:
Сообщение от Viktor2312
Собственно занавес...Цитата:
Сообщение от Viktor2312
Ну зачем сразу бежать за попкорном...Цитата:
Сообщение от s_kosorev
Ну попутал человек работу со SDRAM и понятие минимально адресуемой единицы данных.
Ещё надо будет прояснить (самому ТС) что есть Гарвард и фон Нейман.
и почему у плисы "не хватит" ног на раздельную шину данных (ш.адрес+ш.данные) и шину команд (ш.адрес+ш.команд)... итд.
В природе бывают процессоры, которые байт адресовать не умеют, но ТС если занимается разработкой ПЭ, подумал бы хотя бы как на его ПЭ вывести строку на экран, или массив байт отсортировать, а не волноваться что на сложение 64бит числа нужно 2 инструкции
MicroBleze выводы вроде не нужны - он внутри плисины живетЦитата:
Сообщение от Viktor2312
Viktor2312, может, если выводов хватит
почитай книжку по MIPS - там уже все продуманоЦитата:
Сообщение от Viktor2312
ссылку вечером дам
нашел - David Patterson and John Hennessy’s Computer Organization and Design
ну и по мотивам - интерпретация на HDL
David Money Harris, Sarah L. Harris Digital Design and Computer Architecture, Second Edition© 2013 Elsevier, Inc.
сами книги дел куда-то - надо на своем серваке поискать...
На аглицком, естесственно? :)Цитата:
Сообщение от Bobo
Можете почитать для общего развития описание на мой процессор.
не в курсе, есть ли перевод, но написано, вроде, доходчивоЦитата:
Сообщение от Ewgeny7
Вот честно говоря не сильно понятен мотив 32 регистров, можно аргументировать именно такой выбор? Как несогласованно все на первый взгляд, с одной стороны управляющий процессор, с друго стороный ориентация на Си компилятор, и процессор числодробилкаЦитата:
Сообщение от Viktor2312
Какова тогда необходимость 32 регистров? на ассемблере человеку сложно оптимально юзать такое количество регистров
---------- Post added at 18:48 ---------- Previous post was at 18:47 ----------
Для управляющих процессоров, вообще и разрядность не так важна, а вот к примеру битовое поле и булевая логика, может быть кстати, можно даже на ассемблере логику сложную писать
да - она довольно популярно написанаЦитата:
Сообщение от Viktor2312
если все знаешь можешь сразу начинать с 7 главы - микроархитектура
к ней еще примеры были как этот процессор на HDL закодить - не нашел пока
(fetch)-(decode)-(execute)<->(mem-access)-(write-back)
классика же, если не бить по стадиям, так хоть в таком порядке пилить, так тестировать проще. Все равно в регистровой машине эти все шаги есть, некоторые могут быть более дробленные, некоторые объединены.
А вообще представляется тестирование ALU у которого очень много цепей на границе, ясно что можно тестировать, но это в групповой разработке, когда есть кому тесты пилить, их по коду может быть в 10-100 раз больше чем кода самого алу
Коды АЛУ можно посмотреть у меня здесь.
Умножение и деление лучше реализовать отдельным блоком,
и выполнить за 2 такта.