Формирование (создание) DCLK и DENA на 555 (1533) серии.
Так как, на форуме уже существуют и "имеет место быть" контроллер TFT-матриц и сообщения о таких контроллерах, выполненных на логических элементах, наверно пора уже постепенно, не торопясь высказывать свои соображения по архитектуре таких контроллеров. Тем более, что требования к таким контроллерам не самые суровые. Так как, основным назначением является подключение к ZX.
Все бы хорошо, но вот проблема в одном. Толком, ни в сети, ни на других сайтах, ни на форуме нет никакой информации о формировании сигналов: DCLK (Clock signal for sampling catch data signal) и DENA (Data enable signal).
Потому что просто, банально подсоединить сигналы HSyns, VSync, R, G, B к матрице, к успеху не приведут. Если кто просто попробует подсоединить такие сигналы напрямую, то обнаружит только чистый как лист и белый экран, который будет мерцать, с частотой, примерно 0,5...2 секунды. Не более того. Если же ввести сигналы DCLK и DENA, ситуация изменится. Появится изображение, но сначала через две или четыре строки, а по мере подключения остальных сигналов, например R1, G1, B1, потом R2, G2, B2, и так далее, изображение будет приобретать более "осмысленный" вид.
В чем существо просьбы!
Так как информации мало, прошу помочь разобраться, что такое сигналы DCLK и DENA, и самое главное, как они формируются, и можно ли (можно ли?) создать их простой логикой, на основе 555 серии (или 1533 серии)?
