-=Speccy2010=- сборка, наладка, тестинг

[palsw]

balu_dark,

сделал еще одни вариант -задал вектор ,а int оставил как было без фикса - так работает прошивка

так уже делал без инта -тест ругался на вектор.

[Advertiser]

[Blade]

так уже делал без инта -тест ругался на вектор.

Там ошибка в тесте: если он пишет, что инт слишком короткий, то тест вектора прерываний работает неправильно.

[palsw]

Blade, все крутится вокгруг INT

[Blade]

С интом все нормально. На тсконфе нельзя измерить его длительность.

[balu_dark]

Но демки то тоже через зад работают!

[balu_dark]

ну на самом деле как в реальном спеке сделано - только те кто отреверсил ULA знают.

[MVV]

palsw, int# завязан на inta#. Сигнал int#, формируемый устройством в/в, анализируется в конце выполнения текущей команды. Что такое цикл подтверждения прерывания (inta# = iorq# or m1#), думаю не нужно напоминать? Просто раньше сэкономили на элементах, вместо inta# поставили RC цепочку (схема):

Вложение 49773

Длительность сигнала int# подбирали с помощью R и С. У нас же все сделано аппаратно на элементе 2ИЛИ и триггере устанавливающемся по inta# и анализируется int# поэтому сразу же. От того он в тесте видится типа как короткий.

ну на самом деле как в реальном спеке сделано - только те кто отреверсил ULA знают.

А что там знать то ULA chip for ZX Spectrum:

	// INT generation
	reg INT_n = 1;
	assign msk_int_n = INT_n;
	always @(negedge clk7) begin
		if (`cyclestart(vc,248) && `cyclestart(hc,0))
			INT_n <= 0;
		else if (`cyclestart(vc,248) && `cycleend(hc,31))
			INT_n <= 1;
	end

У нас ведь времянки завязаны под Pentagon Тут немного по другому.

[TSL]

Глагне верить в свои силы )

[balu_dark]

А с тестами как дела обстоят? интов, векторов и прочего?

[palsw]

Нужно запустить на реальной Pentevo+TS_conf и сделать скрин тестов INT.

например


и кому верить? 32 такта это правильный результат .