Speccy2007 v1.06 (128 + AY + TRDOS)

[EvgenRU]

Собрал этот аппарат с горем пополам... В целом, сборка не сложная, но плата разведена ужасно, мне пришлось, в силу обстоятельств, 2 раза перепаять atmega32, часть площадок под ней отклеилось от платы... маска ужасная, чуть царапнул и её нет.. площадки никак не закрывает, поэтому они и отлетают... наверное со временем сделаю свою плату с VGA выходом сразу.

Всё-таки, проблема в BC1/BDIR, я поправил так и заработало вроде

	AY_PORT	<= '0' when WR = '1' and RD = '1' else
					'1' when VBUS_MODE = '0' and mA(1 downto 0) = "01" and mA(13) = '1' and M1 = '1' and IOREQ = '0' and A15 = '1' else
					'0' when VBUS_MODE = '0' else
					AY_PORT;
	AY_BC1	<= '1' when AY_PORT = '1' and A14 = '1' else '0';
	AY_BDIR	<= '1' when AY_PORT = '1' and WR = '0' else '0';

PS: наверное еще перепишу прошивку CPLD на Verilog

UPD: перенос на Verilog прошел достаточно успешно, всё заработало, осталось только оптимизировать
UPD2: опа, а в SPECCY2007 вообще CPLD может что-то на шину данных писать????? Хотел порт #FF сделать...