
Сообщение от
valerium
Во, кто-то заглянул в код )
Сие осталось от бездумного переписывания, а затем выстригания вот этого фрагмента
А откуда этот фрагмент вообще взялся? В списке чувствительности процесса VHDL должны быть максимум два параметра: клок и асинхронный сброс, если он есть. А относительно always вообще мантра
Код:
always @(posedge CLOCK or negedge reset)
Всё остальное -- лотерея. Может, синтезатор угадает, что ты имел в виду. А может -- нет. Второе более вероятно.
А там в коде даблера ещё и гонки между разрядами счётчика вроде как, и много другого асинхронного, зачем?