Цитата Сообщение от ewgeny7 Посмотреть сообщение
Тут все просто. TRIstate_buffer управляется "1". Если "0" на управлении, то он переходит в Z-состояние.
ПЗУ и ВВ55 висят прямо на шинах проца. Поэтому при чтении ПЗУ (112) или ВВ55 (cs0 или cs1) выводы Альтеры НЕ ДОЛЖНЫ переключаться на вывод информации, а быть в Z-состоянии. При чтении информации по RD&MREQ сигнал 73 имеет "0", а 74 "1". Если мы читаем RAM или внутренние порты (в Орионе - ячейки памяти), то на входах AND4 получим четыре "1", т.е. выводы альтеры перейдут в режим "вывода информации". При записи в RAM (порты) RD="1", 74="0", 73="1". Альтера открывает пины на ввод информации по активному 73.
Ну тогда остается вопрос почему же у тебя идет только процессорный доступ. Не работает у тебя циклы чтения видео. Как говорится процессор пожирает у тебя почти 100% времени, исключая редкие циклы видео(мусор). Либо что то в библиотеке, либо фиг его знает. Все же попробуй без проца запустить - будет чистый матрац или нет?
И таким же макаром чтобы сингнал SNY был равен 0, чтобы хаотичный мусор показывал(работа видео цикла).