Цитата Сообщение от ewgeny7 Посмотреть сообщение
А вот сигнал clk_cpu самый интересный
Слева видно нормальный его период (5Мгц), а дальше начинает вмешиваться видеогенератор. Принцип такой - сигнал clk_cpu инвертируется если нет обращения плисины к видеоОЗУ. Если обращение есть, то он инвертируется следующим клоком 5Мгц. Одновременно с приостановкой тактовой процессора выдается сигнал на отключение буфера адреса "процессор - ОЗУ" и буфера данных. Буфера сделаны по принципу Speccy-2007. По окончании цикла чтения видеогенератором буфера снова включаются и затем идет следующий клок процессору.

Какие будут разумные мысли по этому поводу? Только "не умничай, ты пальцем покажи"
Ну собственно пальцем пока не покажу потому как немного не догнал что ты попытался показать.
Если сигнал clk_cpu является клоком для проца, то это неправильно однозначно я так думаю.
Лучше скажем так, у тебя есть код стандартного синхрогенератора Ориона и он у тебя работает. Далее ты запихал вместо ВМ80 Z80 по схеме Радио, так?!