Вот накидал схемку, как типа сейчас происходит трансфер от проца в память видеокарты.
Сигналы A0...A15, D0...D7, MREQ, WR от процессора (компа), остальные внутренние сигналы видеокарты и никак не взаимодействуют с сигналами проца.
Смысл такой, есть фазы видеокарты CPU - Видео, они построены как в обычном синхронном спеке. Эти сигналы никак не синхронизированы с сигалами компьютера, тоесть момен записи в память может прийти скажем на любую из фаз, а может на их середину. А записать в память видеокарты можно только в фазу CPU видеокарты. Тоесть необходимо зафиксировать адрес и данные до момента прихода фазы CPU.
Я сделал фиксацию по сигналам A14 =1, A15 =0, MREQ =0, WR =0 - пока только штатный экран спека. Также в этот момент фиксируется флаг записи (сигнал FWR/). По окончанию фазы Видео, флаг переписывается в триггер записи и собственно разблокируется регистр данных и подается сигнал записи на память. Одновременно с этим сбрасывается триггер флага записи.
Но факт в том, что не освобождается во время шина данных видеокарты (MD0...MD1) и происходит прихватывание шлака в фазе Видео.
Какие у кого мысли
Ответить с цитированием