Спасибо за информацию, будет над чем в командировкев свободное время подумать. Ну думаю попробовать поразмылить над 128Кб реализацией, у ней хоть стандарт какой то есть. Так что если и что надумаю, опять же гипотетически, то схему кину не раньше сентября.
В догонку
Вот здесь http://www.womoteam.de/Hardware/ZX_S...ltplane_0.html лежит схема на SRAM.
Вопрос по прилагаемой схеме :
1. регенерацию в схеме производит процессор используя микросхемы 74HCT670 на шыне даных насколько ето надежный вариант ( может и не успеть если загрузить работой з винчестером )
2. Где найти описание 74HCT670 ( 1533ИР26)
Ищи тут: http://www.inp.nsk.su/~kozak/ttl/ttlh97.htmСообщение от pbogdan
И надумал..... будет над чем в командировке
Вот накидал еще одну схему на статической RAM UT621024(128Кх8).
Если время будет надо попробовать надругаться над своим ZX-777,
так сказать, проверить схему практически.
Микруху эту купил в "Чипе и Дипе" за 120 руб когда возвращался из командировки.
Там в позициях была еще AS7C4098(256Кх16) по цене 140 (блин 512К - в одной микрухе),
но в наличии, увы, не оказалась.
Буду рад услышать замечания от знатоков Speccy.
Сигнал WE мне явно не нравится - ошибка! В твоей схеме элемент D6.2 будет выдавать сигнал инверсный WE и в любом случае память окажется подключеной к шине данных. Так или иначе, либо память будет гадить на шину данных, либо любой бред будет записываться в память.
На W/R (вывод 29) надо подавать сумму по "0" (элемент ИЛИ) сигналов MREQ, WR и выборки сегментов памяти #4000-#FFFF. А на 0E сумму по "0" сигналов MREQ, RD и также выборки сегментов памяти #4000-#FFFF. Или на W/R - WR, на 0E - RD, на CS0 (вывод 22) MREQ, а на CS1 (вывод 30) сигналы A14 и A15 объединенные элементом ЛЛ1 (детектор сегментов #4000-#FFFF). Если понадобится подменять ПЗУ на нулевую банку ОЗУ, то схему управления надо будет усложнить.
Последний раз редактировалось spensor; 17.08.2005 в 13:11.
С любовью к вам, Yandex.Direct
Размещение рекламы на форуме способствует его дальнейшему развитию
Тогда облом с видео получится. Сигнал WE/ он берется уже готовый с записи/чтения WE/ DRAM компа, т.е. мы только заменяем DRAM и мультиплексоры. Ведь в DRAMе спекки нет сигнала CS.
Если учесть, что на схеме показана только часть диспетчера памяти,
и на выходе не шина данных Z80, а промежуточная шина MD0..MD7,
то можно сделать и так как у Mick, только правильно
сформировать сигнал WE (разрешение записи).
Это было бы так, если бы память работала только с процессором,
для видео-контроллера память всегда должна быть выбрана и находится в режиме чтения.
Надо еще учесть что в нулевой странице Z80 находится ПЗУ, куда некоторые программы
(в частности встроенный Basic) пытаются писать.
Давай определимся - это модернизация готового Спека с целью выбросить РУшки или создание чего-то нового.
Если первое, тогда на W/R можно подавать /WE, а 0E вообще посадить на GND. Проблема с засорением шины данных отпадет, поскольку в реальной схеме обычно стоит буферный элемент на ИР22/ИР23, который пропускает данные только при чтении памяти.
Да, теперь я ошибся. Ну тогда остается по Н1 коммутировать сигналы 0E, CS0 и CS1 (если H1=0, то сигналы подаем как я сказал ранее, а если H1=1, то 0E=CS0="0",CS1="1").
Последний раз редактировалось spensor; 17.08.2005 в 13:54.
Вот именно! Тут показана схема как бы доработки существующего Speccy, а не разработка нового. И все сигналы берутся готовыми с платы. Может придется что то и изменить, но это надо смотеть конкретную модель Speccy.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием