Я это понял. Э... ну во-первых зря мы тут трясем конвеерезированное ядро, если мы стадий больше понаделаем - мы же не увеличим тем самым производительность. Да в пределе мы поднимем частотный потенциал за счет мелких кусков в стадиях, но на той же самой частоте это будет тот же самый Z80 но с латентностью на N стадий по первой инструкции. Т.е. это абсолютно ни как нас не спасает а скорее усугубит ситуацию на той же частоте.
Да ни как конвеер не компенсируешь ничем, он в начале жутко тормозит потом начинает плевать данные каждый такт. Это не то. Я поторопился сказав про времянку и конвеер, для совместимости по времени цикла - это будет самый худший вариант.
Я же когда писал psb говорил о 3-х кратном приращении, это возможно при изменении внутренней структуры ядра, увеличив например количество элементарных ФУ можно сократить циклы с индексными доступами, да и обычные машинные циклы тоже. Если уйти на двухпортовую память так и подавно совмещать декодирование с записью результата. Это то как раз не проблема, достаточно посмотреть на микрокод 6502 (не видел микрокода Z80 но видел растактовки), что бы увидеть где и как его можно оптимизировать с современными то возможностями. Но.. само собой в таком режиме он будет полностью рушить времянку, поэтому выше я писал что подмена микрокода и рескалинг тактовой частоты решит проблему совместимости.
Это вы с иронией или без? ;-)
Конечно, а как еще про это можно говорить?
Да конвеер для совместимости ну никак не подходит, не надо Вам ничего доказывать, моя ошибка не подумавши сказал, нет тут никакой возможности стать вдруг совместимым и с минимальными затратами. Только если на ходу перешиться в обычный Z80
P.S. Странно пишу одно сохраняю половина обрезана.






Ответить с цитированием