User Tag List

Показано с 171 по 180 из 217

Тема: Эволюция ZX в XXI веке

Древовидный режим

Предыдущее сообщение Предыдущее сообщение   Следующее сообщение Следующее сообщение
  1. #11

    Регистрация
    15.01.2010
    Адрес
    Челябинская обл., Карталы
    Сообщений
    60
    Спасибо Благодарностей отдано 
    0
    Спасибо Благодарностей получено 
    0
    Поблагодарили
    0 сообщений
    Mentioned
    0 Post(s)
    Tagged
    0 Thread(s)

    По умолчанию

    Цитата Сообщение от Higgins Посмотреть сообщение
    Дело не в структуре машинного цикла. Когда я писал о воспроизведении оригинальной ULA с конвейеризированным ядром, я имел в виду, что имеющийся софт написан для машин, у которых конкретное значение таков на фрейм, которые исходят из последовательного их исполнения, и которые рассчитаны на то, что циклы обращения к памяти и портам будут начинаться в определенные моменты, что будет давать задержки процессора в определенном месте и определенной длительности.
    Я это понял. Э... ну во-первых зря мы тут трясем конвеерезированное ядро, если мы стадий больше понаделаем - мы же не увеличим тем самым производительность. Да в пределе мы поднимем частотный потенциал за счет мелких кусков в стадиях, но на той же самой частоте это будет тот же самый Z80 но с латентностью на N стадий по первой инструкции. Т.е. это абсолютно ни как нас не спасает а скорее усугубит ситуацию на той же частоте.

    Цитата Сообщение от Higgins Посмотреть сообщение
    Но даже если закрыть глаза на ULA... бог знает как вы мыслите компенсацию введение конвейера делением тактовой частоты, потому что в присутствие конвейера само понятия времени исполнения инструкции становится чем-то очень другим.
    Да ни как конвеер не компенсируешь ничем, он в начале жутко тормозит потом начинает плевать данные каждый такт. Это не то. Я поторопился сказав про времянку и конвеер, для совместимости по времени цикла - это будет самый худший вариант.
    Я же когда писал psb говорил о 3-х кратном приращении, это возможно при изменении внутренней структуры ядра, увеличив например количество элементарных ФУ можно сократить циклы с индексными доступами, да и обычные машинные циклы тоже. Если уйти на двухпортовую память так и подавно совмещать декодирование с записью результата. Это то как раз не проблема, достаточно посмотреть на микрокод 6502 (не видел микрокода Z80 но видел растактовки), что бы увидеть где и как его можно оптимизировать с современными то возможностями. Но.. само собой в таком режиме он будет полностью рушить времянку, поэтому выше я писал что подмена микрокода и рескалинг тактовой частоты решит проблему совместимости.

    Это вы с иронией или без? ;-)
    Конечно, а как еще про это можно говорить?

    Цитата Сообщение от Higgins Посмотреть сообщение
    Предложите конкретную схему конвейера, в т.ч. что делать с инструциями с повторением (LDIR, HALT и пр.), я подумаю над доказательством. ;-)
    Да конвеер для совместимости ну никак не подходит, не надо Вам ничего доказывать, моя ошибка не подумавши сказал, нет тут никакой возможности стать вдруг совместимым и с минимальными затратами. Только если на ходу перешиться в обычный Z80

    P.S. Странно пишу одно сохраняю половина обрезана.
    Последний раз редактировалось AlexeyAS; 26.01.2010 в 19:37.

Информация о теме

Пользователи, просматривающие эту тему

Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)

Ваши права

  • Вы не можете создавать новые темы
  • Вы не можете отвечать в темах
  • Вы не можете прикреплять вложения
  • Вы не можете редактировать свои сообщения
  •