На схеме и нет ВВ55, там 8 мсх дискретной логики серии 555.Сообщение от pvlad
В варианте MSX (я только чуть перерисовал схему под другие порты и другое согласование с уровнями сигналов 3.3V) основная идея в том, чтобы
- во-первых, при выполнении одной команды CPU чтении/записи порта аппаратно вырабатывать сигнал тактирования карты, не тратя на это дополнительные команды в коде. Т.е. нужно транслировать на карту сигналы /WR /RD с шины.
- во-вторых, ускорение также достигается за счет применения сдвигового регистра на чтение. Это уже никак не заменить в ВВ55. Без регистра получаем вариант от N8VEM, т.е. сразу медленее в 2,5 раза в варианте с аппаратной реализацией /CLK (если доработать вариант N8VEM) или медленнее в 7 раз с программной реализацией /CLK (как оно и есть в оригинале N8VEM). Т.е. в последнем случае примерно на порядок медленнее дисковода.
Схему на дискретах в перспективе можно будет заменить малоногой паябельной дешевой FPGA. А в случае компа изначально в многоногой FPGA, интегрировать ее внуть (потребуется 4 ноги FPGA для интерфейса c картой).
Ответить с цитированием