Blade, спасибо. Теперь, по изучении схемы, понятно насчет необходимости арбитража портов. Также понятно, что без регистра на выходной шине данных памяти реализовать "прозрачный" арбитраж доступа к памяти невозможно. Память должна держать данные на выходе в течение всего цикла обращения процессора к ней, а не только один такт, как это сделано в "Орели" и в "Пентагоне". Потому что авторы советских клонов решили не ставить резисторы между ШД процессора и памяти, а поставили регистры. Но советские авторы тоже вынуждены были это сделать, так как у синклера, судя по всему, сигналы RAS и CAS на память формируются довольно сложным образом (чтобы память держала данные на выходе более двух тактов). Сэкономив регистр, авторы советских клонов вынуждены были бы поставить несколько корпусов логики, что ни по цене, ни по площади платы выигрыша не давало никакого. А у синклера вся логика в УЛА.