В обоих - это в каких?Сообщение от Patron
В обоих - это в каких?
Например:
И ещё там на предыдущем экране - регистровые команды выполнялись за те же 14 тактов, что и в данном тесте ВМ1.Код:R0 (R0) (R0)+ @(R0)+ -(R0) @-(R0) Addr @#Addr @Tab(R0) Tst 14 29 29 42 30 43 42 42 56 TstB 14 29 29 42 30 43 42 42 56 MTPS 26 35 35 48 35 49 48 48 61 MFPS 14 41 41 54 41 55 54 54 67 XOr 14 43 43 56 44 56 56 56 70 SXt 14 41 41 54 41 55 54 54 67 SwaB 14 41 41 54 41 55 54 54 67 Clr 14 41 41 54 41 55 54 54 67 ClrB 14 41 41 54 41 55 54 54 67 Inc 14 41 41 54 41 55 54 54 67 IncB 14 41 41 54 41 55 54 54 67 Dec 14 41 41 54 41 55 54 54 67 DecB 14 41 41 54 41 55 54 54 67 AdC 14 41 41 54 41 55 54 54 67 AdCB 14 40 40 54 41 55 54 54 67 SbC 14 41 40 54 41 55 54 54 67 SbCB 14 40 41 54 41 55 54 54 67 ASL 14 41 41 54 41 55 54 54 67 ASLB 14 41 41 54 41 55 54 54 67 ASR 14 41 40 54 41 55 54 54 67 ASRB 14 41 41 54 41 55 54 54 67 RoL 14 40 41 54 41 55 54 54 67 RoLB 14 40 40 54 41 55 54 54 67 RoR 14 41 40 54 41 55 54 54 67 RoRB 14 41 41 54 41 55 54 54 67 Com 14 40 41 54 41 55 54 54 67 ComB 14 40 41 54 41 55 54 54 67 Neg 14 41 40 54 41 55 54 54 67 NegB 14 41 41 54 41 55 54 54 67 Jmp 24 26 35 35 35 48 Call 39 40 49 49 49 61
А кем проведен тест ВМ1? На каком железе? Или это теоретический расклад?
И почему это не должна выборка команд влиять на время? Она же не с перекрытием идет в ВМ1.
Вот ветка данного тестирования ВМ1 и Результаты №1 ;Результаты №2.
Интересная особенность процессоров типа ВМ в том, что многие простые команды выполняются ими быстрее, чем заканчивается чтение кода команды из ОЗУ. Понятно, что процессор не может начать выполнять следующую команду, пока на шине не завершился цикл "ВВОД" чтения кода текущей команды, поэтому быстродействие регистровых команд полностью определяется быстродействием памяти. При выполнении нескольких команд типа INC R0 подряд - циклы "ВВОД" идут на шине один за другим без "зазора".
Если говорить о ВМ2, то да. Но в ВМ1, как я понимаю, нет предвыборки кода команды, а значит алгоритм работы должен быть таков:
1. Чтение кода команды
2. Выполнение команды
Без каких-либо перекрытий.
Но для регистровых команд это довольно слабо влияет на быстродействие.
Рассмотрим следующий пример:
На момент начала выборки кода первой команды INC R0 из ОЗУ - и ВМ1, и ВМ2 находятся в абсолютно одинаковой ситуации.Код:JMP Label Label: INC R0 INC R0 INC R0
Процессор ВМ1 тратит на выполнение команды INC R0 три такта, начинает выполнять команду за один такт до завершения цикла "ВВОД" и завершает выполнение команды через 2 такта после завершения цикла чтения её кода.
Процессор ВМ2 начинает предвыборку кода следующей команды сразу после завершения выборки текущей, поэтому на команде INC R0 экономия составляет целых 2 такта за команду, что составляет ~15% от общего времени выполнения (при задержке памяти 1000 нс).
Ой, надо подумать) Похоже, я не совсем верные имею представления о ВМ1) Зачем тогда в ВМ2 предвыборка, если в пакетном выполнении время одинаковое с ВМ1?
Процессору ВМ1 предвыборка не была особо нужна. Ведь за время DATI+2 ( на БК и ДВК это обычно 14 тактов ) ВМ1 выполняет почти все регистровые команды.
Но ведь время выполнения команд EIS у ВМ2 наверняка гораздо больше, чем 3 такта, поэтому при чередовании обычных команд с командами EIS - экономия за счёт предвыборки должна быть ощутимой.
Откуда такая информация? Вроде бы разработчики процессора 1801ВМ1 указывали в документации, что данная команда исполняется за время 8T+tn, где tn - время выборки команды из памяти.
Так много букв и никто не сказал: и с ГФ и без платы выпускали ОБА завода.\
Так что давайте на секунду отложим "измерительные приборы" и определимся в чью честь забег (что мы ищем)?
И если у кого-то типа "разогнанные платы", то, было бы оченно недурственно, увидеть ФОТО обеих сторон платы, а то спор уже идёт о цвете хвоста сферического коня в вакууме.... :-(
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием