Цитата Сообщение от Patron Посмотреть сообщение
Интересная особенность процессоров типа ВМ в том, что многие простые команды выполняются ими быстрее, чем заканчивается чтение кода команды из ОЗУ. Понятно, что процессор не может начать выполнять следующую команду, пока на шине не завершился цикл "ВВОД" чтения кода текущей команды, поэтому быстродействие регистровых команд полностью определяется быстродействием памяти. При выполнении нескольких команд типа INC R0 подряд - циклы "ВВОД" идут на шине один за другим без "зазора".
Если говорить о ВМ2, то да. Но в ВМ1, как я понимаю, нет предвыборки кода команды, а значит алгоритм работы должен быть таков:
1. Чтение кода команды
2. Выполнение команды

Без каких-либо перекрытий.