А, я все понял. Там на симме нет отдельного /OE, как на микросхемах памяти.

Значит, смотри, в чем проблема. Когда активируется сигнал записи /WEM "Орели", то он активируется по нарастающему фронту сигнала C2, поскольку /WEM формируется из /HM, который в свою очередь формируется триггером DD15.1, тактируемым от C2.

Так вот, проблема в том, что по нарастанию C2 у нас сигнал C3 (/CAS) все еще находится в состоянии лог. 0, т.е. продолжается предыдущий цикл обращения к памяти от видеоконтроллера. И исходя из временных диаграмм микросхем памяти, которые я прочитал в датащите, следует, что в этот момент может быть ошибочно произведена запись по тому адресу, по которому до этого шло считывание!

Кроме того, поскольку C3=0 при нарастании C2, выход симм активен в момент начала цикла записи, и в этот момент на шине данных памяти возникает конфликт. С одной стороны сигналы подаются от буфера записи (ИР22), с другой стороны сигналы вырабатывает сам симм.

Чтобы решить обе проблемы, предлагаю подать на /CAS логическое ИЛИ от сигналов C2 и C3. Попробуй пропустить их через элемент ЛЛ1 и сообщи, есть ли изменения.

---------- Post added at 23:04 ---------- Previous post was at 23:02 ----------

При этом убери все кондеры и задержки с сигналов C2 и C3. Иначе эксперимент не будет чистым.