Таки ведь не в скоростях дело. В FPGA ты практически не можешь контролировать пути распространения сигналов и гонки возникают произвольным образом. Глич и есть глич, не принципиально как он возникает -- один, или 10 миллионов раз в секунду.

Ф1 у железного проца наверное была для решения каких-то схемотехнических проблем. Допустим по Ф0 выставляется микрокоманда datapath-у, по Ф1 datapath пропихивает данные. Чем больше фаз и чем больше фронтов используется, тем больше всего можно сделать за один такт.