SMUC на дискретах и ПЛИС

[fifan]

Ничего не понял. DB6 и 7 я завел на вход и выход 74173. Разъясните мне пожалуйста, что мне делать с DB3 на этом же порту?
Вот например, пост http://zx.pk.ru/showpost.php?p=28568&postcount=144 вообще ничего не делают с этими битами.
В схему к посту http://zx.pk.ru/showpost.php?p=23900&postcount=1 вообще заведены на входы и выходы DD15 биты DB3, 5, 6, 7.

[Advertiser]

[Ewgeny7]

Разъясните мне пожалуйста, что мне делать с DB3 на этом же порту?

Тоже самое, что и с битами 6 и 7. На третий разряд порта.
На кой черт оно надо - наверное, толком не знает никто. Возможно этот битик просто в какие-то моменты ускоряет работу монитора, типа, винт есть и проверять это не надо.

[fifan]

Ну один бит я смогу в Алтере завести. Сообщите у кого нормально на дисретах работает схема с первого поста.

[Ewgeny7]

И?

[fifan]

Рабочие версии даной железя у кого-нибудь есть?

[Ewgeny7]

НУ, у меня. Еще в первом посте об этом написано

[Black_Cat]

Дополнительная просьба владельцам оригинального смука - остались несколько невыясненных вопросов, которые при наличии тестера легко проверяются:

1) Что устанавливается на старших адресах ISA SA8, SA7 (контакты А24,А23 на ISA) после инициализации смука? Предположительно там единицы.

2) Не установлена точно связь между сигналом INT59 на выходе 8259А (17 нога) и сигналом /INT на ZXBUS. Предположительно /INT это инвертированный INT59. Проверить можно подавая 0/1 на 17 ногу кроватки при вынутом 8259А и измеряя сигнал /INT на ZXBUS. Кроме того возможно что прохождение INT59 на ZXBUS зависит от значения записанного в D3 #FFBA, 0-запрет, 1-разрешение.

3) Не установлена точно связь между записью в D3 #FFBA и входным сигналом /INTA 8259А (26 нога). Предположительно с D3 #FFBA сигнал напрямую идёт на 26 ногу 8259А. Это можно проверить прописывая 0/1 в D3 #FFBA и измеряя сигнал на 26 выводе /INTA. Так же возможно что D3 #FFBA отвечает за блокировку прохождения INT59 на ZXBUS.

4) На оригинальной схеме SMUC на схему не заведён /IORQ, это правда, или это старая схема, или очепятка схемы?

Буду признателен всем, кто поможет внести определённость в эти вопросы.

[spensor]

1) Что устанавливается на старших адресах ISA SA8, SA7 (контакты А24,А23 на ISA) после инициализации смука? Предположительно там единицы.

Подозреваю, что проще будет самому собрать схему и выяснить собственый вопрос

4) На оригинальной схеме SMUC на схему не заведён /IORQ, это правда, или это старая схема, или очепятка схемы?

Он реально не заведен, смотрел по фотке платы, сигнал IORQ холостой. Подозреваю, что схема идентифицирует порты SMUC просто по сигналу /DOS. Говоря простым языком портов ниже 3FFF у SMUC нет, и ПЗУ из которого в оригинале происходило обращение к портам выше 3FFF тоже нет. Мысль пока на стадии обдумывания, надо посмотреть логику формирования /DOS на матринской плате, но кажется /DOS сбрасывается только при обращении к памяти выше 3FFF, обращение к портам 4000-FFFF не повлияет на триггер TR-DOS. Хм, спасибо за наводку, раньше не задумывался над этим вопросом

5) На оригинальной схеме SMUC на ПЛИС не заведён IRQ0, IRQ1, тем не менее как выяснилось, из D7 #FFBA читается значение IRQ1. Возможно это разные версии плат, и соответственно должны быть разные схемы? В этой связи хотелось бы выяснить а не связан ли тогда D5 #FFBA с IRQ0 (18 нога 8259А)? Это можно проверить вынув часы и подавая 0/1 на 10 ногу кроватки часов, и считывая D5 #FFBA. Если они связаны, то должно читаться инверсное подаваемому значение.

Со 100% уверенностью скажу - не связан! Наводка - найди D5 на ПЛИС в оригинальной схеме Более того, с /IRQ0 та же история.

[spensor]

на моей схеме нет, но на ней нет и IRQ1, но как выяснилось он таки туда заведён! Поэтому я и спрашиваю, вдруг есть другая схема, другой версии..

Кидаю схемы, которые давал Conan: http://ifolder.ru/9827357
Хотелось бы увидеть твой вариант

[Black_Cat]

Всё, 5 вопрос отпал , удаляю. На своей никудышного качества схеме я его просто не разобрал.

Тоды ещё вопрос на засыпку: зачем там на ПЛИС заводится тактовая частота процессора?