Цитата Сообщение от Mick Посмотреть сообщение
для тактирования процессора используется сигнал RAS/, вернее чуть задержанный одним логическим элементом.
Вот это я и хочу выяснить. RAS/ я так понимаю, идёт на 4-е ноги м/схем ОЗУ. Для тактирования процессора используется этот же сигнал, пусть чуть задержанный, но в фазе с RAS/, или инвертированный логическим элементом?

---------- Post added at 09:02 ---------- Previous post was at 08:40 ----------

Цитата Сообщение от Mick Посмотреть сообщение
причем тут чтение, если ты в порт пишешь не правильно
При останове по низкому уровню сигнала MREQ/ при выполнении команды ld A, (HL) на ШД выдаётся содержимое регистра чтения данных (правильное значение АА). При переходе к следующему шагу эта команда завершается загрузкой ШД в аккумулятор. Далее за 2 шага выполняется команда out (A0), A и в порте появляется содержимое аккумулятора, отличающееся от считанного значения.

Добавдю ещё, что команды ld A, nn; out (A0), A выподняются всегда правильно, процессон 100% рабочий.