Цитата Сообщение от WingLion Посмотреть сообщение
И рабочая частота у четырехядерника в 4 раза выше, хотя на каждое ядро и приходится 1/4 от частоты.

А шина у него объединена изначально, поэтому не требуется дополнительных ухищрений для их доступа к одной и той же памяти.
Не знаю как по производительности, т.к. нужна будет соответственная оптимизация кода под такую архитектуру. Вот к примеру, у меня на Reverse u9, T80 работает на частоте 100МГц с SRAM (10ns) и от второго ядра не отказался бы, т.к. SDRAM мог бы использовать второе ядро.

---------- Post added at 09:28 ---------- Previous post was at 09:10 ----------

Максимальная частота T80 с SDRAM (CL2 -75 <= 100MHz) составила 21МГц (без тактов ожидания Wait). А не подумать еще и об конвейере команд и об уменьшении к-ва тактов на выполнение команды? Но это уже речь об модификации ядра...