Вероятно, потому, что ВМ3 делает Trap to 4 при попытке словной записи по нечетному адресу. В отличие от ВМ1/2 и LSI-11, включая наши ее клоны (Э-60). Правда, и LSI-11, и ВМ1/2 пишут таки по четному адресу, игнорируя этот младший адресный бит (А0), он анализируется только при байтовой записи, блокируя запись в невыбранный байт памяти. LSI-11 при этом (при байтовой записи) выставляет записываемый байт в оба байта шины, а адресный бит рулит тем, какой из них запишется, это заявлено в моей любимой книжке про ЦП М2 (3.858.382 ТО), а как там оно у ВМ1 и ВМ2 - не знаю. Но, по-любому, ломиться с нечетным адресом в программу со словной записью неправильно.
Ответить с цитированием