Тайминги Pentagon-128

[Black_Cat]

Я тут по другому придумал, чтобы как раз на быстродействие памяти не закладываться. Смысл такой эту память ставим между основной и выходными регистрами (сдвига пиксельного и атрибутного) через мультиплексоры. Когда идет обращение процессора, то из памяти буфера идет чтение, а во время обращения к видеочасти идет запись в буфер.

Более понятно это звучит так: в цикле процессорного доступа к основному ОЗУ Спектрума, мы пишем в теневое ОЗУ по адресу, задаваемому в соответствии с TV развёрткой, текущее значение регистра бордюра, а в цикле когда сканер имеет доступ к ОЗУ - читаем из теневого ОЗУ по адресу, задаваемому в соответствии с VGA развёрткой сохранённое значение регистра бордюра. Соответственно надо на теневую память свой мультиплексор адресов и некий переключатель шины данных между портом бордюра, мультиплексором видеовывода бордюра и теневым ОЗУ бордюра.

[Advertiser]

[Mick]

Более понятно это звучит так: в цикле процессорного доступа к основному ОЗУ Спектрума, мы пишем в теневое ОЗУ по адресу, задаваемому в соответствии с TV развёрткой, текущее значение регистра бордюра, а в цикле когда сканер имеет доступ к ОЗУ - читаем из теневого ОЗУ по адресу, задаваемому в соответствии с VGA развёрткой сохранённое значение регистра бордюра. Соответственно надо на теневую память свой мультиплексор адресов и некий переключатель шины данных между портом бордюра, мультиплексором видеовывода бордюра и теневым ОЗУ бордюра.

Ну немного ты неправильно описал. Во время обращения процессора к ОЗУ мы выводим из теневого буфера, а во время обращения синхрогенератора мы пишем только нечетную строку. По сбросу счетчиков неченой строки мы меняем буферы местами. Усложняется минимально.

Ставим два мультиплексора КП11. На вход мультиплексора подаем шину данных основного ОЗУ и бордер. Переключаем это все сигналом бордера, а сигнал разрешения выходов( чтобы не влиять на чтение из памяти) сигналом доступа процессор/синхрогенератор.

Короче накидаю схему станет все понятнее. Там не так уж сложно получается.

---------- Post added at 20:26 ---------- Previous post was at 20:25 ----------

В предложенном Mick'ом варианте предполагается полная совместимость с мультиколором Феникса ..если ему хватит логических ячеек

В компьютере не хватит точно, там я на макетке добавлю схемку - она же все же ревизия 0.

[Mick]

Вставил кусок схемы в свой комп. Логика размещена в CPLD-шке, а сами буферы и мультиплексоры изображены здесь.

Шина MD0...MD7 - это шина основного ОЗУ, VD0...VD7 - соответсвенно шина видеобуфера. К шине видеобуфера также подключается сдвиговый регистр и регистр цвета.

Сигнал H1(1,75МГц) рулит переключением видео/атрибуты, не путать с H2(875КГц) как обычно в нормальной развертке. В VGA развертке все частоты естественно выше в 2 раза

http://s50.radikal.ru/i130/1109/94/931a7813c7fa.jpg

[Mick]

Сегодня попробовал сей вариант на работе. Давно уже не мгтфил. Вобщем идея работает, но с бордером я что то накосячил и посему оценить на сколько эта идея правдободобна не скажу. Буду разбираться уже в понедельник. Но одно скажу, наша КР132РУ14 осилила строку спековского экрана

[Mick]

Сегодня разобрался с бордером. Вобщем идея работает, разваливание на полоски пропало. Но теперь осталось правильно узнать - как же правильно сформировать развертку пятногона. Не попадаю я чтобы парус дема правильно показывала. Кто нибудь может наконец рассказать как же этот пятногон показывает?