Установка SIMM30

[Error404]

В стандартном Орионе для формирования цветного растра синхрогенератор тактируется 2.5 МГц и данные выбираются одновременно из двух страниц памяти (двухплоскостной цвет). В Орионе-ПРО ЕМНИП, память тактируется от 5МГц и в добавление к стандартным режимам добавлен режим выбора четырех плоскостей цвета из все тех же двух страниц памяти - две страницы из двух банок памяти на четном прогоне во временный регистр и две (уже по другим адресам ОЗУ) из этих же банок на нечетном прогоне на экран смешивая с данными из временного регистра.

Соответственно, на Орионе для 2-плоскостного цвета (стандартного режима) можно сделать одну банку памяти и два прогона чтения на 5МГц с использованием временного регистра.

A DIMM72 лучше распаивать на микросхемы: для Ориона с 1Mb памяти (все они поддерживаются программно, если чо) понадобится всего 2 микросхемы (на DIMM72 у них организация 4х1024 кб).

Конечно, ЦПУ 8080 на 5МГц в режиме "прозрачного ОЗУ" запустить не получится, тут уже или только Z80 или 8080 с дополнительной синхронизацией по WAIT. 565РУ5 на 5МГц не пойдут все, а 565Ру7 - с некоторыми буквами

[Advertiser]

[HardWareMan]

A DIMM72 лучше распаивать на микросхемы: для Ориона с 1Mb памяти (все они поддерживаются программно, если чо) понадобится всего 2 микросхемы (на DIMM72 у них организация 4х1024 кб).

Это что за DIMM72? Они же всегда были SIMM72. DIMM были уже SDRAM и 168.

Конечно, ЦПУ 8080 на 5МГц в режиме "прозрачного ОЗУ" запустить не получится, тут уже или только Z80 или 8080 с дополнительной синхронизацией по WAIT. 565РУ5 на 5МГц не пойдут все, а 565Ру7 - с некоторыми буквами

Откуда инфа? 8080 требует данные всегда в одном месте, в то время как Z80 в двух (смотри мои изыскания со Спецом). Или разговор о том, что схема на Z80 уже изначально с торможением?

[Error404]

Это что за DIMM72? Они же всегда были SIMM72. DIMM были уже SDRAM и 168.

Откуда инфа? 8080 требует данные всегда в одном месте, в то время как Z80 в двух (смотри мои изыскания со Спецом). Или разговор о том, что схема на Z80 уже изначально с торможением?

Очепятка, конечно SIMM72.

Когда к ОЗУ обращение от видеоконтроллера пойдет в 2 раза чаще чем это было на 2,5М в режиме "прозрачного" ОЗУ, а CPU 8080 останется тактироваться от 2,5М наверняка потребуются дополнительные ухищрения как их развести по углам. Нет?

[HardWareMan]

Когда к ОЗУ обращение от видеоконтроллера пойдет в 2 раза чаще чем это было на 2,5М в режиме "прозрачного" ОЗУ, а CPU 8080 останется тактироваться от 2,5М наверняка потребуются дополнительные ухищрения как их развести по углам. Нет?

Ты конкретно сказал 8080 нужно тормозить, промолчав про вышеупомянутый Z80, и возник вопрос: в чем разница? Это и был мой вопрос. Или при подключении Z80 прозрачного ОЗУ и нет?

Далее. Стандартная схема использует 2 чтения / 8 точек, при этом, возможно одно обращение процессора. Варианты следующие:
0 - Оба раза обращялся синхрогенератор, проц курит в сторонке.
1 - Первое обращение забрал проц, второе синхрогенератор.
2 - Первое обращение синхрогенератор, второе проц.
3 - Оба обращения забрал проц.
Ситуация №3 исключена логикой нормального работоспособного процессора (но может вызвана искусственно подтяжкой SYN к +5В без процессора).

Идем дальше: нам нужно 2 гарантированных обращения синхрогенератора за 8 точек (чтобы обеспечить 4 плана). Если частоту памяти оставить прежней (1/4 от пиксельклока), то процессор будет курить бамбук и никогда не получит доступа. Поэтому мы умножаем частоту памяти на 2 (1/2 от пиксельклока). Теперь у нас 4 обращения за 8 точек, при этом 2 должны быть гарантировано отданы синхрогенератору.

Если частоту процессора не менять, то ранее мы имели 1 гарантированное обращение синхрогенератора и одно опциональное процессору, теперь же мы имеем удвоение этих чисел. При этом, если правильно подстроить фазу тактовой частоты процессора (CLK для Z80 и Ф2 для ВМ80), то мы получим синхронную схему, которая будет гарантировано выдавать 2 обращения синхрогенератору (одно на 4й точке во временный буфер, а второе сразу в решистры сдвига на 1й точке) и два обращения процессору (ВМ80 будет использовать только одно, Z80 - два), которые будут перемежены. Никакого вэйтстэйта.

Если ускорить процессор в 2 раза, то мы имеем классическую растактовку с использованием SYN сигнала (для ВМ80). Опять же, откуда вэйтстэйты?

Надеюсь, понятно изложил.