Особенности процессоров и устройств архитектуры PDP-11. Тесты. Диагностика.

[AFZ]

Эти адреса вообще не мапятся - просто плата ДВК в режиме SEL сначала обрезает у адреса все биты, кроме BIT_12 .. BIT_0, а если (BIT_12 | BIT_11)==014000, то выбирается микросхема HALT-ОЗУ и у адреса дополнительно отрезаются все биты, кроме BIT_8 .. BIT_0

О, вот это я забыл давно и прочно. Этот угол схемы 1201.03/04 я если и разглядывал, то лет, так, 20 назад, не менее, поскольку не помню совсем.

- - - Добавлено - - -

173000. Думаю что если поставить на ногу INIT (33) конденсатор на землю, и в разрыв цепи от кнопки сопротивление (классическая схема сброса ) то старт процессора будет на это адрес.

Вообще-то INIT - это выходной сигнал процессора для сброса периферии, как при включении питания, так и по машинной команде RESET в произвольный момент. А сбросом для процессора является DCLO, получаемый из К ПОСТН В (BDCOK H), который генерится в БП, а также выдается по кнопке "УСТ". Сигнал ACLO (К ПИТН В, BPOK H), во время работы (при активном К ПОСТН В) должен быть запросом на прерывание по вектору 24, а вот как оно там ведет себя при включении, когда К ПОСТН В уже появился, а К ПИТН В появится через 70 мс, ИМХО, тоже должно быть предметом выяснения, чем там занимается ЦП эти 70 мс?

Впрочем, все это безусловно верно для Э-60, а насколько точно это скопировано при разработке процессоров 1801, в общем-то, тоже предмет выяснения.

[Advertiser]