Особенности процессоров и устройств архитектуры PDP-11. Тесты. Диагностика.

[form]

первыми по "змейке" сидят набортные ИРПС и ИРПР с приоритетом 4, отчего возможны чудеса...

А они не отслеживают приоритет? Всего 2 сигнала мониторить нужно для 4-приоритетных устройств. Остальным только 1.

[AFZ]

А они не отслеживают приоритет? Всего 2 сигнала мониторить нужно для 4-приоритетных устройств. Остальным только 1.

Как два? Если устройство висит на IRQ4, то оно должно при активном любом из (IRQ5, 6, 7) пропустить мимо себя IAK, сразу с IAKI на IAKO. Ничего подобного ни -065, ни -033 просто не умеют. И внешних схем нет - IAKO процессора идет сразу на IAKI 065-го. Похоже, банально прошляпили. Благо, для ДВК нет штатных устройств с приоритетом выше 4. А если кто соберется подключить CT: или еще что, то посоветую переключить его на 4.

[form]

Как два?

Такой протокол прерываний. Устройства с приоритетом 4 выставляют BIRQ4, с приоритетом 5 - BIRQ4+5, с приоритетом 6 - BIRQ4+6 и с приоритетом 7 - BIRQ4+6+7. Таким образом устройству 4 приоритета надо следить за BIRQ5 и BIRQ6. Всем остальным достаточно одного сигнала BIRQ6 или BIRQ7.

[Patron]

.

Правильно ли я понимаю, что бит 040 регистра SR3, включающий/выключающий внешнее оборудование Unibus Mapping - напрямую транслируется на одну из ног ВМ3 ?

[form]

Правильно ли я понимаю, что бит 040 регистра SR3, включающий/выключающий внешнее оборудование Unibus Mapping - напрямую транслируется на одну из ног ВМ3 ?

По идее да. Его должен обрабатывать UNIBUS адаптер.

[Patron]

По идее да.

Если бы у ВМ3 была ещё и нога для ввода битов, то ВМ3 можно было бы запрограммировать на роль UART.

[Advertiser]

[Alex_K]

У нас тоже были. Тот же центральный процессор М2. прекращал (обрывал) исполнение команды FIS, а после возврата из прерывания начинал ее заново. Где-то в руководстве предупреждали, что при слишком высокой частоте прерываний прерываемая задача может зависнуть на команде FIS.

Ну M2 - это цельнодраная копия с LSI-11, так что так и есть.

А с 1801ВМ2 еще веселей. Он исполняет команды FIS обычной программой, выполняемой в Halt-Mode и допускает прерывание на (почти) любой команде этой программы.

Разработчикам эмулятора FIS было поставлено условие, что если прерывания разрешены при исполнении команды FIS, то они должны быть разрешены и при её эмуляции, потому эмулятор FIS вместе с сохранением регистров читает сохраненное PSW и с помощью MTPS устанавливает приоритет. Соответственно при прерывании FIS-эмулятора в стеке сохраняется PSW с установленным битом HALT-режима и PC со значением большим 0160000. При возврате из прерывания происходит возврат в эмулятор FIS. Но эта идиллия не работала в RT-11SJ без поддержки таймера, если происходило прерывание от клавиатуры. Там выход из прерывания общий с обработкой EMT, потому на выходе из прерывания проверяется код EMT через стек и значение R2. Но сперва идет проверка кода EMT, а в стеке значение выше 0160000, отсюда TRAP4. Потому в системе делали патч, чтобы сначала проверялся R2.

[hobot]

Потому в системе делали патч, чтобы сначала проверялся R2

а как отличить патченый от не патченного? Вот сэмзовский монитор патченый? Там 5.0SJ

http://zx-pk.ru/showthread.php?t=128...249#post425249
http://zx-pk.ru/showthread.php?t=128...457#post425457

[Alex_K]

а как отличить патченый от не патченного

Патч делали те, кто знал. Это описано в журнале МПСиС №5/1989, страница 92, статья "Ошибка в операционной системе для ДВК3".

[Vamos]

Ничего подобного ни -065, ни -033 просто не умеют. И внешних схем нет - IAKO процессора идет сразу на IAKI 065-го.

У -065 есть VIRQ. По схеме УКНЦ да СА последний в цепочке IAK(I/O) после С2, вопрос, как работает там где нет С2 (-065) на плате.