2) BootLoad.Mod упоминается в инструкции по "сборке" с нуля процессора на плисе, но исходники на оном сайте не представлены, зато есть на сайте https://people.inf.ethz.ch/wirth/Pro...ron/index.html
Его двоичный код не больше 512 слов(по 32бита). собирается собственно "своим" компилятором (исходники я надеюсь на сайте полностью выложены) и на этой же аппаратной платформе (кажется так).
Полагаю у Вас нет возможности к Вашей плате подключить SD-карту так как она включена у Вирта? Иначе зачем пересобирать prom.mem если его и так можно скачать уже собранный и прошить в вивадо в ПЗУ (как это обычно делается средствами IDE)

3) у меня нет рабочих компиляторов с Оберона и С на проц RISC5.
Оно не нужно так как есть эмулятор с образом SD-карты. Там как раз можно собрать что угодно, т.к. проектоберон может собрать сам себя.

5) оригинал проца написан на Verilog-е, Это конечно хорошо, но я пишу на systemverilog-e, а Verilog (условно вчерашний день).
Вивадо соберет этот верилог. Если хотите тестировать без заливки в ФПГА тогда придется сделать свой тест-бенч под себя.