Совсем забыл про схему запуска, которая подключает ПЗУ в адреса 0 при перезагрузке. В оригинальной документации эта часть схемы сильно покоцана, но скорее всего она выглядит так:
Я же в упрощенной схеме не стал ставить этот триггер. Я реализовал этот триггер прямо на ПЗУ дешифратора адресов. Я замкнул выход данных и вход адреса этой ПЗУ, создав положительную обратную связь. По сигналу сброс включается первая карта памяти, где по адресу 0 находится ПЗУ, а при чтении адресов >=8000h включается вторая раскладка.
На плате процессора должно находится всего 1 Кб ОЗУ. Но раз уж я воткнул на плату микросхему 62256 (можно и 62128, 6264, 6232, 6216), то соответственным образом можно прошить дешифратор адресов. Тогда в компьютере будет 29 Кб нижней оперативной памяти и 1 Кб верхней памяти для монитора.
0000h-73FFh ОЗУ Пользователя 29 Кб
7400h-77FFh Не используется
7800h-7FFFh ОЗУ Пользователя 2 Кб
8000h-E7FFh Не используется
E800h-EFFFh Видео ОЗУ
F000h-F3FFh Не используется (в теории окно слот-системы)
F400h-F7FFh ОЗУ Монитора
F800h-FFFFh ПЗУ Монитор
---------- Post added at 19:06 ---------- Previous post was at 18:55 ----------
Я переживал по поводу отсутствия схем дополнительный модулей компьютера. Но читая документацию, я понял, что ничего интересного и уникального там не было. И более того, у самих авторов не было этих модулей. У них был модуль на 16 Кб ОЗУ и таймером ВИ53.
И без программ они будут не нужны.
В общем должны быть еще модули:
1) Модуль ОЗУ.
64 Кб ОЗУ в адресном пространстве процессора. Уже появляется главная идея Ориона, о том что не всё ОЗУ можно использовать. Еще 64 Кб ОЗУ + 32 Кб ПЗУ через порты ввода-вывода. До страничной адресации еще не додумались.
64 микросхемы 565РУ3
2) Модуль квазидиска.
Идентичен прошлому. Используется та же печатная плата, но только теперь вся память через порты. Еще 64 микросхемы 565РУ3
3) Модуль интерфейса.
КР580ВИ53 + КР580ВВ51 + КР580ВВ55 2 шт.
4) Отладочный модуль.
Упрощенный отладочный модуль Микро-80.
Ответить с цитированием