Посмотрел как это реализовано в аналогичном клоне с ОЗУ UM61512
http://i049.radikal.ru/1206/eb/746a1d6386f7.gif
Там стоит вентель ИСКЛЮЧАЮЩЕЕ ИЛИ инверсного выхода триггера начального старта 6 DD13 и линии А15. Если начальный триггер сброшен, то адреса ОЗУ отображаются не на нижних, а на верхних 32 кб адресного пространства. Это устраняет конфликт с ПЗУ. Конфликта с УВВ в старших адресах так же не возникает, поскольку дешифратор адреса заблокирован и ни одно УВВ при сброшенном начальном триггере не выбирается. Вроде все хорошо.
Непонятно только что будет если сигнал сброса поступит в момент когда процессор выполняет цикл шины с УВВ на чтение? Но думаю ничего серьезного. Логически: безразлично чем закончится этот цикл, поскольку наступает состояние сброса, физически: даже если будет конфликт по выходам, длится он будет не долго и возникает редко. Так что вероятность сбоя при таком включени очень близка к нулю.
Значит ставлю запасной вентель ИСКЛЮЧАЮЩЕЕ ИЛИ !
Хотя не изящно как то получилось, но не ставить же для этого лишнюю ЛЛ-ку?

Тут я выяснил, что не только не внимательно составляю схемы, но так же плохо читаю чужие.
Впредь постараюсь быть повнимательнее, а то при монтаже могут быть потери среди уважаемых советских жуков.
Еще раз спасибо тебе, Vladimir_S!