Эмуляция 1801ВП1-128 в ПЛИС

[Patron]

Сообщение от Vslav

Я сейчас выполил такое моделирование:

qbus_write(16'O177132, 16'H3130);

На выходе записываемых данных получилось:

0x30 (то есть, сначала МЛАДШИЙ байт, старший бит первым)
0x31 (то есть, потом СТАРШИЙ байт, старший бит первым)

Вот и верь после этого описаниям.

Значит, хотя в описании ВП1-128 написано:

     В режиме 'запись' 7-й разряд РС (TR) устанавливается в единицу
после  того, как младший байт РДЗ переписался в сдвиговый  регистр.

Но на самом деле - первым пишется младший байт регистра данных, а требование выставляется при копировании в сдвиговый регистр старшего байта регистра данных.

---------- Post added at 14:25 ---------- Previous post was at 14:12 ----------

Здесь написано так:

шестнадцатибитный регистр данных чтения принимает два байта данных из сдвигового регистра. В процессе считывания данных с диска сначала сохраняется старший байт, затем младший данных.

Получается, что и там в описании ошибка и сначала сохраняется младший байт, а затем старший данных.

Так ?

---------- Post added at 14:35 ---------- Previous post was at 14:25 ----------

Сообщение от Vslav

0x91 (инвертированное 0x6E. Сначала пишется СТАРШИЙ байт инвертированной суммы)
0x16 (инвертированное 0xE9. Потом пишется МЛАДШИЙ байт инвертированной суммы)

Но если слово контрольной суммы пишется в обратном порядке байтов относительно слов данных, то как порядок байтов при чтении получается для всех слов одинаковым ?