Но если бы комиссия знала, что процессор 1801Вм2 имеет "конвеер" и в процессе выполнения инструкции одновременно из памяти считывается следующая (т.е. магистраль занята), то она поняла бы, что полученное быстродействие выполняется только в случае заторможенного периферийного процессора (как это и было при измерении).
Ерунда какая-то. У каждого из процессоров свое личное поле памяти, и друг другу они не мешают.

---------- Post added at 22:43 ---------- Previous post was at 22:42 ----------

Первое недоразумение находим в структурной схеме. Разработчики сэкономили 8 ИС 565РУ5 (6.8*8-54р. 40 коп.) и заставили периферийный процессор "стоять на одной ноге", т.е. превратили его в 8-разрядный и для выборки одной команды ему приходится дважды обращаться к оперативной памяти (уже это снижает его производительность в двое).
А вот это верно.