Цитата Сообщение от Alex_K Посмотреть сообщение
Ну а теперь предположим, что интерфейс связи с QBUS в БМК работает нормально, а вот запись в буферный регистр производится по сигналам с делителя. Что при этом может произойти? Правильно, процессор завершает адресный обмен, приготавливается к очередному, шина адреса-данных будет в третьем состоянии, читаться с нее будет ноль - вот и ноль в буферном регистре. Но ситуация может ухудшиться и процессор уже выставил новый адрес на шине - значит в буфер запишется новый адрес.
Как может завершиться обмен, пока таймер не выставил сигнал RPLY? А выдать его он должен только после защелкивания результата в своем регистре по такту предделителя, если уж на то пошло.