Да, сброшен, хотя о нем я не думал.Сообщение от Alex_K
---------- Post added at 23:38 ---------- Previous post was at 23:37 ----------
Короче, ситуация такая.
Из регистра читается 132 (бит переполнения установлен и режим 8мкс),
затем идет чтение из регистра текущего значения, и опять читается регистр статуса. В большинстве случаев там оказывается 4 (сбросился бит переполнения), но иногда так и остается 132.
132, как я понимаю, в десятичной системе счисления, в восьмеричной это будет 204. Если так, то бита переполнения не установлено, а установлен бит готовности при обнулении счетчика. К тому же счетчик в режиме "СТОП".
А если в режиме "СТОП" записывается значение в буферный регистр 177712, то оно сразу появляется в регистре текущего значения 177714, или тоже через два чтения?
У меня в "свежей" партии УК-НЦ 1989 года, ХМ вообще без маркировки, только № "матрицы".
Тоже не сразу, но это понять можно, т.к. запись стробируется сигналом с делителя.
Здравая мысль. Может быть это также связано с делителем. Скажем при 2 мкс чтение регистра текущего значения 177714 сразу будет сбрасывать бит готовности. При 16 мкс потребуется время. Кстати можно попробовать так - если после первого чтения не был сброшен бит готовности, то просто не читать регистр текущего значения 177714, а сделать небольшую паузу и заново прочесть регистр управления 177710 и проверить бит готовности.
Я все и пробую при больших значениях - 8 и 16мс (это 48 и 96 тактов, соответственно).
Я пробовал читать и так и эдак. Если чтение его не сбросило, то и после он остается таким же, сколько не читай бит состояния.
Можно попробовать при 2 и 4 мкс. А так действительно задачка, понять чего этому таймеру надо. Но судя по всему разработчики кода в системном ПЗУ знали об этой особенности и предприняли меры. Интересно, эта особенность есть и в 1515ХМ2-001, или только в 1515ХМ1-031?
Единственную предусмотрительность, которую я у них увидел - это чтение регистра текущего значения, пока в нем не появится то же, что и было записано в буфер. Других предусмотрительностей пока не заметил.
Не знаю, для этого нужно запускать тесты на машинах с разными чипами. А для этого их надо еще и найти)
Если у Вас нет, так у других найдутся.
В общем, выяснил такие вещи. Условия: период предделителя 8мкс.
В режиме счета:
1. Буферный регистр записывается в счетчик только по такту PCLK. Если во время счета сбросить бит 0 регистра состояния и тут же установить, то буферный регистр может вполне не прописаться в счетчик, и счет будет идти своим ходом.
В режиме останова:
2. Информация в буферный регистр может вообще не записаться. Значит запись в буферный регистр идет тоже синхронно с PCLK?
3. При чтении заблокированного регистра текущего значения, он может не разблокироваться, а так же при этом не сняться бит 7 региста состояния. Два чтения подряд всегда (при моих тестах) разблокировали регистр. Тоже синхронно с PCLK?
Отсюда такие соображения. То, что запись из буферного регистра происходит по такту PCLK это нормально для регистров. А вот то, что другие регистры тоже завязаны с PCLK, понятно, но не вполне понятно как. Зачем, скажем, запись в буферный регистр завязана с PCLK, если это отдельный регистр? Так же не понятно, по фронту ли PCLK происходит запись в буферный регистр, и разблокировка регистра текущего значения, или же по уровню? Если по фронту, то, учитывая период PCLK 48 тактов, а время записи в регистр, скажем, 20 тактов, вероятность попадания момента записи на фронт PCLK не более 1/3. Тогда как в большинстве случаев запись в буферный регистр проходит без проблем, и с меньшей вероятностью не проходит. Пока что обьяснить это не могу.
* PCLK - Prescalar Clock
---------- Post added at 03:05 ---------- Previous post was at 02:34 ----------
Попробовал потестировать несброс 7-го бита регистра состояния при 2мкс и при 16мкс. Результат практически один и тот же. 1 раз из 10 (ну это порядок) не сбрасывается. Вот такие непонятки)
Последний раз редактировалось Titus; 27.01.2013 в 02:37.
Эту тему просматривают: 1 (пользователей: 0 , гостей: 1)
Ваши права
Ответить с цитированием