Рекомендую попробовать 60 герц.
Коллега, а какая у вас частота CLK на шине HDMI?
- - - Добавлено - - -
В исходном коде частота 27МГц. Но в реальности она точно такая?
- - - Добавлено - - -
Изучив бегло ваш код верхнего уровня. У меня возник вопрос к блоку кода always FF который генерирует FF видео reset. Трудно продидактить конечную форму сигнала. Но одно важнейшее условие он должен быть длиной один пиксель клок.
Я думаю что вы долго с этим разбирались тестировали изменяли эта работа сложная. Но тут очень важно каждая длина этого сигнала может поломать работу HDMI модуля.
- - - Добавлено - - -
На мой взгляд лучше этого не делать. Необходимо в памяти держать лишь одну строку. И отображать ее два раза.я завел 32кб двупортовой памяти, пишу параллельно в неё и в ОЗУ алесты, затем распаковываю байт видеопамяти в пиксели через палитру и тд.
но и тут есть нюанс. можно быстро подменить С000 ОЗУ через маппер страницу. например с 3 на 7. CRT будет показывать корректно, я - нет.
это мне нужно 128кб чтобы всё параллельно ОЗУ отслеживать.
Если вы успешно используете асинхронное FIFO то это правильное решение. (если нет то можно два буфера на дну строку. В один кладем из другого читаем)
При это крайне важно чтобы этот промежуточный узел согласования разверток выдавал идеально точно в количестве pixel_clock как одну строку так и весь кадр.
- - - Добавлено - - -
P.S. Возможно стоит не использовать HDMI, а вместо этого использовать DVI. Это проще.
Кстати то ядро которое вы используете работает на двух clk. Один clk_pixel_x5, а другой его деление на 5 clk_pixel. Второй не clke так было бы правильно а именно clk.
Работать должно, но на мой взгляд это спорное решение.
Ответить с цитированием