Компьютер "Aleste 520EX"

[Sergey]

RW9UAO, Ну это дело обычное надо смотреть что бы код был синхронным. В самом простом случае, чтобы клоки ресистров были от одного основного клока от PLL. Ну очень желательна иметь миним клок доменов.

Оригинальный дизайн производит впечатление, что о синхронности там не особо заботились (или не было возможности). К слову, CОЗУ КР1802ИР1 по уровню работает. Я думаю, дизайн такой, - не под ПЛИС. Переделывать надо: разбираться до мелочей, что авторы имели ввиду в каждом узле, и реализовывать это правильно на HDL. А от "схемного ввода", думаю, толку будет мало.

[Advertiser]

[xolod]

Оригинальный дизайн производит впечатление, что о синхронности там не особо заботились (или не было возможности). К слову, CОЗУ КР1802ИР1 по уровню работает. Я думаю, дизайн такой, - не под ПЛИС. Переделывать надо: разбираться до мелочей, что авторы имели ввиду в каждом узле, и реализовывать это правильно на HDL. А от "схемного ввода", думаю, толку будет мало.

Полностью согласен. Но по другому и не бывает. От схемного ввода надо отказатся сразу. И разбирать каждый модуль что и как он делает. Самое сложное как правило это контролёр DRAM, видео контролёр и контролёр дисковода. Остальное проще. Рекомендую не изобретать велосипед и взять уже готовый модули например из разных ядер Mist и Mister. Начать с Z80 подцепить к нему ROM потом RAM ( с начало можно в виде небольшого BRAM, потом можно будет переделывать на SDRAM). Проверить как выполняется код из ПЗУ. И дальне делать другие части. Ещё важно сразу определить мастер клок один или два. Чаще всего берут Pixelclock умноженный на два(для работы в scandoublerа).

[Sherlock]

Если у кого то есть желание и возможность создания FPGA, то могу помочь. Пишите, созвонимся обсудим.

[AlexBel]

Если у кого то есть желание и возможность создания FPGA, то могу помочь. Пишите, созвонимся обсудим.

Насколько я помню, у RW9UAO есть проект "Алесты" на FPGA, он работает, но чего-то не хватает...

[Sherlock]

Спасибо за информацию. Очень интересно