Компьютер "Aleste 520EX"

[Sergey]

Тема, конечно, протухла, но, тем не менее, оставлю это здесь - вдруг кому пригодится:
Образы всех ПЗУ на verilog, в виде .mif и .coe (64к ПЗУ только в виде в виде .mif и .coe).

[Advertiser]

[Копейкин]

А сама FPGA модель Алесты существует?

[xolod]

На сколько мне известно, на fpga Alesta520 нету.

[CityAceE]

Готовой нет, но у @RW9UAO есть определённые результаты по её созданию.

[RW9UAO]

вы слишком оптимистичны.
судя по некоторым материалам, у авторов есть под альтеру.

[Sergey]

А есть у кого действующая ЭВМ? - Как оно? Я смотрел видео о её разработке и подумал, что неплохо бы себе собрать. Но посмотрел на ютубе видео с играми на ней, а потом видео с комментариями одного человека, который собрал новодел, и энтузиазм что-то поутих. В виде реализации на ПЛИС было бы неплохо заиметь сей аппарат, но в оригинальном виде, судя по всему, удовольствия от этого мало.
Сам-то я не осилю, но если кто-то загорится, то я бы поддержал бы хотя бы морально, ну и каким-то простецкой помощью, хотя бы образами ПЗУ, что бы ему с этой малоинтеллектуальной рутиной не возиться.

[RW9UAO]

с переменным успехом бьюсь над таймингами. ума не хватает.
tang nano 20k и tang 25k. проект собираешь вроде дышит. чуть правки - тайминги ушли, всё развалилось.

[Sergey]

с переменным успехом бьюсь над таймингами. ума не хватает.
tang nano 20k и tang 25k. проект собираешь вроде дышит. чуть правки - тайминги ушли, всё развалилось.

Да, оно, судя по всему, и оригинальное не особо желает работать. Что ж, дорогу осилит идущий.

[xolod]

RW9UAO, Ну это дело обычное, надо смотреть что бы код был синхронным. В самом простом случае, чтобы клоки регистров были от одного основного клока от PLL. Ну очень желательна иметь миним клок доменов.

[Sergey]

RW9UAO, Ну это дело обычное надо смотреть что бы код был синхронным. В самом простом случае, чтобы клоки ресистров были от одного основного клока от PLL. Ну очень желательна иметь миним клок доменов.

Оригинальный дизайн производит впечатление, что о синхронности там не особо заботились (или не было возможности). К слову, CОЗУ КР1802ИР1 по уровню работает. Я думаю, дизайн такой, - не под ПЛИС. Переделывать надо: разбираться до мелочей, что авторы имели ввиду в каждом узле, и реализовывать это правильно на HDL. А от "схемного ввода", думаю, толку будет мало.