В моей схеме - половинка TM2. она пишет по фронту (0->1). При совпадении опкода и М1 мы имеем 0 на выходе, но память еще не выдала опкод. По завершению чтения М1 снимается вместе с RD, а память вместе с шинкой инертны - они продолжают некоторое время выдавать опкод на шину данных - вот тут то мы его и хватаем. Ресет необходим - по ресету у нас INTE = 0.
Ответить с цитированием
Размещение рекламы на форуме способствует его дальнейшему развитию 
