Ну это понятно, что при цикле вывода видеоданных выдается сигнал неготовности ОЗУ, иначе бы была странная картинка на экране. Вопрос в том, как работает защелка адреса при выводе инфы в видеопамять. Ну то есть понятно, что РТ5 смотрит куда идет обращение и в соответствии с адресом дальше по схеме. Но почему один адрес срабатывает, а второй нет... Посмотреть бы на сигналы возле и после РТ5 на обоих процах при записи в 0xB800....

Коплю на осциллограф