Эмуляция "Байт" (тайминги, карта памяти)

[ZXMAK]

Схема начерчена правильно. Именно так в компьютере и сделано. Для очистки совести я прозвонил все соединения в этом узле.

как-же она работает?
Судя по схеме, сигнал CLK появляется только если на выходе DD26.2 присутствует единица. Выход инверсный, выходит что для блокировки на всех входах DD26.2 должна быть единица.
На 3 ножке DD26.2 единица будет если идет обращение к странице с видеопамятью (A14=1, A15=0), тут вопросов нет.
На 5 ножке DD26.2 единица будет только если сигналы 23 (блокировка) и !MREQ установлены в единицу. Получается что блокировка включается когда процессор НЕ обращается к памяти?

Еще такой вопрос, по схеме сигнал 23 формируется из DD10-D5 и инверсного DD11-D4, оба сигнала просто соединены вместе и подтянуты на +5В. Работа этого соединения зависит от внутреней реализации выходов. Если я правильно понимаю - это реализация "ИЛИ" без логических элементов, верно?