Быстрый проц

[TSL]

Ну, если в качестве основной памяти использовать СРАМ, тогда при скорости доступа к ней томожений не будет, она по сути и будет кешем.
На пентеве же стоит ДРАМ, а он имеет рандомный доступ 7МГц. Кеш накрывает последние 512 адресов (адрес физический 22 бита, не 64к), с которых было чтение. Если з80 ломится в адрес, который лежит в кеше - он не формирует цикл доступа к ДРАМ.
По тестам - вполне эффективно.

[Advertiser]

[introspec]

Кеш накрывает последние 512 адресов (адрес физический 22 бита, не 64к), с которых было чтение. Если з80 ломится в адрес, который лежит в кеше - он не формирует цикл доступа к ДРАМ.
По тестам - вполне эффективно.

Моя мысль была такая, что наличие кэша может, потенциально, сильно усложнить счёт тактов. Попал - одни такты, промазал - другие. Можно пытаться спланировать работу с памятью так, чтобы учесть ещё и это. Но аlone, конечно, прав склоняя существительно "рукоблудство" в этом контексте. С таймером почти всё то же самое можно делать более комфортно, плюс - запас на будущее, т.к. коды привязанные к таймеру не будут, по идее, ускоряться на более быстрых процессорах.

[shurik-ua]

Моя мысль была такая, что наличие кэша может, потенциально, сильно усложнить счёт тактов. Попал - одни такты, промазал - другие.

лучше сделать как на х86 - тупо счётчик с каждым тактом увеличивающийся на 1 - только разрядов поменьше - там 64 а здесь и 32 хватит )