Цитата Сообщение от Barmaley_m Посмотреть сообщение
Чтобы управлять доступом в память, нужно генерировать следующие сигналы: адресная шина (A0-A15), шина данных (D0-D7), шина управления: MREQ, RD, WR.
Ещё на IORQ надо "1" подать.

Цитата Сообщение от Barmaley_m Посмотреть сообщение
А вообще, для данной задачи, в синхронизации нет особой необходимости.
А с регенерацией DRAM как быть?