Аппаратная запись в память Спека

[Jimmy Falcon]

Чтобы управлять доступом в память, нужно генерировать следующие сигналы: адресная шина (A0-A15), шина данных (D0-D7), шина управления: MREQ, RD, WR.

Ещё на IORQ надо "1" подать.

А вообще, для данной задачи, в синхронизации нет особой необходимости.

А с регенерацией DRAM как быть?

[doorsfan]

DRAM регенерируется видеоконтроллером во время прорисовки картинки.
Смотрите на схему любого клона с одним полем памяти, как раскиданы видеоадреса на мультиплексорах.