Алгоритм работы с ВИ1 на "128" и "ПРО" одинаковый. Разница только в способе адресации: на "128" обращение как к ячейкам памяти (STA/LDA), на "ПРО" через порты (OUT/IN)
- - - Добавлено - - -
Да, "почикаю" проверку А0..А2, ломать - не строить
С часами хочется тоже решить вопрос, потом оптом внести все исправления.
Хорошо. Хочется добить уж эту ВИ1
Тут помимо реверсной адресации и других адресов порта добавляются Z80 и 5 МГц.
- - - Добавлено - - -
Обращения к ВИ1 не вэйтятся? Может действительно проблема в этом? Не зря же в ПРО'шке заморочились.
Есть возможность временно снизить тактовую частоту? (В идеале до 2,5 МГц)






Ответить с цитированием