Цитата Сообщение от ILoveSpeccy Посмотреть сообщение
Кому не нужны разъёмы для джоев, можно их (и буфер) просто не запаивать.

Не понял, ты про что? Про то, что 2 чипа на 2 раздельные шины?

У меня была идея поставить DP83848, но остановился на этом, так как всего 5 ног FPGA надо, а скорость, это не главное. И 14 Мбит хватит. Сеть ведь всё равно, так, поиграться.

Чтото более жирное не в BGA найти трудно. Единственный вариант EP3C40Q240C8. Но у него совсем мало копыт.

Опять же, решение только в пользу экономии пинов. Всего 2 задействовано, а на шине RTC и 2 EEPROM. И, в конце концов, что в этом странного?

Короче какой девайс получился, такой уж получился. По себе знаю, постоянно новые мысли и идеи, но ведь надо когда-то на чем-то останавливаться. Поэтому так.
Красной ниткой проходит экономия пинов. При этом под каждый девайс уходит, навскидку, по ~4-5 ног. Да еще этот уродский I2C. Может по старинке: 8-битная шина, общая для устройств (подобрать соответствующие устройства) и селекторы для чипов? Выйдет в то же количество ног, но такое можно будет 1:1 (без аппаратных декодеров I2C) пробрасывать в эмулируемую платформу и программно обращаться "напрямую". vlad не зря смеется про I2C, на его платах Реверси применение I2C-чипов сопровождалось геморроем с необходимостью запихивания в ПЛИС весьма жадных до LE "схемных эмуляторов-преобразователей" для целевых платформ.