Новый Aeon

[ILoveSpeccy]

ILoveSpeccy, круто, особенно что на двух слоях У меня пара вопросов, если можно, практического свойства: как делалась обвязка SDRAM по питанию (из каких соображений), и делался ли обсчет интерфейса к ней по времянкам (TimeQuest)?

Питание, это проблема N1 в такого рода проектах. Если уж совсем правильно делать, то нужно 4 слоя, а питание на ноги FPGA и памяти должно приходить через блокировочный конденсатор. У меня на плате это не совсем правильно соблюдено, но на двух слоях по другому не сделать.
Времянки я не обкатывал, но как показывает практика, с дорожками длиной 5-8см (как на моей плате) глюков при частотах 90-133MHz я пока не ловил. Поэтому я спокоен и на 99% уверен, что всё будет работать.
Я много читал и пробовал рулить SDRAM, и главное правило тут, сместить клок SDRAM (CLK) на -1.. -1.5нс относительно клока дизайна (гдето у меня был PDF от альтеры, где это очень хорошо и подробно описано + картинки для тех, кто в танке. Короче разжевано предельно ясно). Ну и +constraints для "A" и "D"-шин прописать правильно.
Короче, скоро узнаем, заработает или нет

---------- Post added at 14:27 ---------- Previous post was at 14:24 ----------

как всегда проще програмный эмуль на пк или приставку себе поставить.

Как я уже писал выше в этой теме, если исходить из таких соображений (дешевле и проще), то абсолютно все поделки на форуме с точки зрения затрат убыточны.
Тоесть движет мной, как и другими (IMHO), удовольствие что-то делать своими руками. Иными словами это просто хобби.