Новый Aeon

[ILoveSpeccy]

Вернёмся с небес на землю. Не скажет ли автор когда нам ждать платы до или после нового года?

Я планировал закончить доводку платы ещё до нового года, но скорее всего у меня не получится по причине нехватки времени. Обещнулся детишкам сделать капитальный ремонт в их комнатах. Одну закончил, вторая на очереди. Времени и сил совсем не остаётся, только перед сном немного форум полистать да новости почитать.
Так что пока пауза...

---------- Post added at 22:33 ---------- Previous post was at 22:29 ----------

P.S. Почему ты не делал в своем sdram-контроллере таймер на время, необходимое SDRAM-ам (> 100us) при подаче на них питания и только после этого начать ее инициализировать ?

Ну так всё просто. При включении питания сначала инициализируется PIC32. Потом заливается прошивка в FPGA и только тогда запускается контроллер SDRAM. Вся процедура длится 1-2 секунды (в зависимости от размера битстрима). Так что всё нормально!

---------- Post added at 22:43 ---------- Previous post was at 22:33 ----------

P.S.S. В планах нет прикрутить на чтение/запись фифо к sdram-контроллеру ?. На чтение (8, 16-бит) уходит 7 тактов, на запись несколько меньше и выходит, что память работает (с потоком данных) всего на 10-15 МГц. С SRAM (10ns) даже сравнивать не хочется.

Я пару месяцев назад начал писать простенький кэш для своего SDRAM-контроллера. Результаты были интересными. (По-памяти) при прогоне Dhrystone v1 с оптимизацией -O2 было 93% попаданий. Размер кэша был 128 или 256 байт, точно не помню, надо сырки откопать. Читал память при burst=8, запись не кэшировалась. Короче общая производительность возрастает в 3-5 раз. У меня был прирост примерно в 2 раза, но это по причине того, что mlite (plasma) быстрее чем на 25MHz при "pipeline=2" на de1 не заработал. И контроллер памяти тупо простаивал и ждал проц. Я вообще в этих делах новичек,и усваивается инфа не так как раньше.
Вот почитаю чего нибудь, какую-то часть усвою и пробую. Вот если бы подключился кто нибудь, кто хорошо в архитектурах компов разбирается, было бы больше толку. От меня многого не ждите Я только наброски и простенькие примеры к плате дам.
А про SRAM отдельная тема, кто с ней работал, думаю сталкивались с тем, что время доступа в 10нс это отнюдь не значит что она заработает на 100МГц (я имею в виду не частоту стэйт-машины а то, что получать/писать данные с неё каждые 10нс не выйдет). Может я и ошибаюсь, но мои "знания" статики говорят о том, что если соблюсти все времянки из даташитов то может 25-20нс выжать можно, но не факт. У меня получалось чтото около 30нс, точно не помню. Может кто сделает быстрый контроллер SRAM, буду рад научиться новому.

ИМХО SDRAM с "умным" кэшэм при частоте, например, 133МГц в сухую уделает асинхронную 10-наносекундную статику.

[Vasil]

Ну так всё просто. При включении питания сначала инициализируется PIC32. Потом заливается прошивка в FPGA и только тогда запускается контроллер SDRAM. Вся процедура длится 1-2 секунды (в зависимости от размера битстрима).

Логично. Здесь одной прошивки плиса хватит.

Я пару месяцев назад начал писать простенький кэш для своего SDRAM-контроллера. Результаты были интересными. (По-памяти) при прогоне Dhrystone v1 с оптимизацией -O2 было 93% попаданий. Размер кэша был 128 или 256 байт, точно не помню, надо сырки откопать.

Ты про софтовый кэш ?

Читал память при burst=8, запись не кэшировалась. Короче общая производительность возрастает в 3-5 раз. У меня был прирост примерно в 2 раза, но это по причине того, что mlite (plasma) быстрее чем на 25MHz при "pipeline=2" на de1 не заработал. И контроллер памяти тупо простаивал и ждал проц.

Да, кэш - это хорошая штука.

Я вообще в этих делах новичек,и усваивается инфа не так как раньше. Вот почитаю чего нибудь, какую-то часть усвою и пробую. Вот если бы подключился кто нибудь, кто хорошо в архитектурах компов разбирается, было бы больше толку.

Да я тоже не волшебник, а только учусь.

А про SRAM отдельная тема, кто с ней работал, думаю сталкивались с тем, что время доступа в 10нс это отнюдь не значит что она заработает на 100МГц (я имею в виду не частоту стэйт-машины а то, что получать/писать данные с неё каждые 10нс не выйдет).

Нет, совсем не означает, что она будет работать на 100 МГц. 10ns указывают на минимальный цикл чтения (или записи), т.е. от 10ns и больше. А работа на предельных частотах (которые для 10ns SRAM надо еще выяснять) принесет лишний гемор в виде нестабильности работы памяти, которая будет зависеть от экземпляра конкретной м/с и в том числе, от температуры окружающей среды.

Может я и ошибаюсь, но мои "знания" статики говорят о том, что если соблюсти все времянки из даташитов то может 25-20нс выжать можно, но не факт. У меня получалось чтото около 30нс, точно не помню.

Мне в свое время И.Мак сказал, что из K6R4008V1D (10ns, самсунг) выжать можно макс. 50МГц, я от этого примерно и исходил. На дев-борде Altera DE1 (циклон-2) проверял vga-контроллер в разрешении 800x600, где пиксельклок 50МГц (период 20ns), вывод картинки из набортной SRAM (IS61LV25616) 256Kx16, 10ns. Все выводилось хорошо, так что 10ns SRAM с периодом обращения в 20ns справляется. Это при чтении, а при записи тоже должна справляться, насколько это можно судить по диаграммам из даташитов. Это при том, что я не занимался тонким тюнингом vga-контроллера (констрейны и все такое) с отслеживанием сигналов на железе по осциллу.

Может кто сделает быстрый контроллер SRAM, буду рад научиться новому.

Наверно в нем нет особой необходимости.

ИМХО SDRAM с "умным" кэшэм при частоте, например, 133МГц в сухую уделает асинхронную 10-наносекундную статику.

Конечно, при чтении большими пакетами (например с burst=8), когда данные будут появляться каждые 7.5ns. И я бы сказал не "с умным кэшем", а с умным контроллером (ессно с кэшем), потому что наберется куча нюансов по работе с SDRAM-памятью, а это дело контроллера. SDRAM-память геморная в этом отношении (удобство работы с ней) и если бы не объемы, которая она позволяет получать, то о ней забыли бы как о кошмарном сне.

[ZEK]

Наверно имеется ввиду что данные можно получить реально на следующем такте после выставления данных, ну так конвеер нужен, ну или как вариант нагружаем sram двумя потребителями по 50мгц, получаем эффективную производительность 100мгц, что бы делать схему контролера однотактовой, нужно юзать 2 клока смещенных друг относительно друга, один для адресов, другой для данных

[ILoveSpeccy]

Наверно имеется ввиду что данные можно получить реально на следующем такте после выставления данных, ну так конвеер нужен, ну или как вариант нагружаем sram двумя потребителями по 50мгц, получаем эффективную производительность 100мгц, что бы делать схему контролера однотактовой, нужно юзать 2 клока смещенных друг относительно друга, один для адресов, другой для данных

Ну если из памяти только читать, то можно выжать чуть более 50 МГц, но не забываем про запись! Там немного сложнее, а если быть точнее, то не соблюдая особо времянок у меня запись происходит за 3 такта:
1. d = адрес, ce=0, we=0
2. we=1
3. d = "Z", ce=1
Так что чередуя запись/чтение даже 50МГц выжать сложно

---------- Post added at 11:06 ---------- Previous post was at 11:03 ----------

Ты про софтовый кэш ?

Нет, не софтовый. А самый что не наесть "хардварный".

[Al@ksei]

ILoveSpeccy,
Приветствую, как продвигаются дела с Aeon и когда примерно ожидать платы или конструкторы ?

[ILoveSpeccy]

ILoveSpeccy,
Приветствую, как продвигаются дела с Aeon и когда примерно ожидать платы или конструкторы ?

Пока новостей нет. До нового года занят был, а последние 2 недели постельный режим был. Не до платы было короче.
Сейчас вроде лучше чувствую себя и постораюсь быстрее вернуться к проекту.

[Advertiser]

[Al@ksei]

ILoveSpeccy, Выздоравливайте. Будем ждать.

[ILoveSpeccy]

Появилось немного свободного времени, и я приступил к доработке обеих плат (Aeon и Aeon Lite) к релизу. В Lite-версии изменений почти нет. Основные касаются доработки разводки питания и зазоров между разъемами, так как были небольшие проблемы с подключением 3.5мм штекера для вывода звука. А вот в "большой" версии изменений побольше.
Во-первых я решил избавиться от Vinculum II.
Во-вторых получилось освободить 16 "ног" у FPGA (12 I/O и 4 input-only) которые я вывел на разъём расширения. На второй разъём выведены 13 свободных ног PIC32. Короче теперь есть возможность расширять конфигурацию под свои нужды. На плате предусмотрены 4 отверстия для крепления платы расширения, которую можно будет закрепить вторым этажем на плате Aeon'а. Ну и ещё немного мелочей. Разъёмы для джойстиков оставил PS/2 так как они намного меньше места занимают, чем SUB-D9. Так же была идея поменять джои NES/SNES на N64/NGC так как последние вообще по одному проводу управляются, но пока оставил эту затею.
В общем как-то так. Надеюсь хватит времени доделать начатое...

[Al@ksei]

Буду первый в очереди на любую версию.

[ILoveSpeccy]

Наконец-то закончил доработку платы Aeon Lite до релиза. Вроде ничего не забыл и нигде не напортачил. Архив с доками для производства ищите в первом посте темы. Добавил мультиплексор на SD-карту и SPI-флэш для доступа к обеим и со сторны микроконтроллера, и со стороны FPGA. Это значительно упростит портирование на платформу готовых проектов, где SD-карта подключена напрямую к ПЛИС, как сделано, например, в DE1. Короче, скоро буду заказывать несколько плат.
Вот так выглядит собранный прототип: http://zx.pk.ru/showpost.php?p=627358&postcount=104
Было бы идеально, если бы заказом и распространением плат знимался человек, имеющий опыт в распространении плат.
Надеюсь найдется кто нибудь.

p.S. Цена такого корпуса у нас 3.10 евро. Цветов несколько на выбор: красный, синий, желтый, черный и ещё какие-то.
А, вот фото нашел!
Получается так, что плата, корпус и все детали (короче полноценный конструктор) должен будет стоить около 50 евро.