Компьютер "ZXM-Zephyr" - Обсуждение

[Anykey]

Можно ли во Flex получить 12МГц?
Если да, то можно попробовать сделать Профи конфигурацию.

[Advertiser]

[Mick]

Можно ли во Flex получить 12МГц?
Если да, то можно попробовать сделать Профи конфигурацию.

В этой ПЛИС нет внутреннего PLL. Так что 12 МГц там не получишь.

[Anykey]

Зефир спаял! Че нибудь зашить бы в него.
Конфигурация флекса на карте должна быть?

[Anykey]

Изучаю схему, возник вопрос:
SRAM подключена - сигнал WR\ и сигнал CS\
т.е. MD0-7 постоянно работают на выход, кроме
когда WR\=0, запись происходит по фроту WR\
и FPGA должна переключиться на ввод после перехода
WR\ из 0 в 1. Не происходит ли в это момент конфликт?
когда SRAM начинает выдавать данные, а FPGA еще не переключилась на
ввод?

[Mick]

Изучаю схему, возник вопрос:
SRAM подключена - сигнал WR\ и сигнал CS\
т.е. MD0-7 постоянно работают на выход, кроме
когда WR\=0, запись происходит по фроту WR\
и FPGA должна переключиться на ввод после перехода
WR\ из 0 в 1. Не происходит ли в это момент конфликт?
когда SRAM начинает выдавать данные, а FPGA еще не переключилась на
ввод?

А точно сигнал WR/ именно к SRAM подключен?
Я лично не уверен в этом.

---------- Post added at 10:42 ---------- Previous post was at 10:41 ----------

Зефир спаял! Че нибудь зашить бы в него.
Конфигурация флекса на карте должна быть?

Конфигурация флекса находится в ПЗУ.
На данный момент я разбираюсь с SD интерфейсом. Потом выложу прошивку ПЗУ. Ну и без прошивки меги, особо не поработаешь с компом - там ведь клава.

[Anykey]

А точно сигнал WR/ именно к SRAM подключен?
Я лично не уверен в этом.

К FPGA, а какая разница?
Ладно может и прокатит, по даташиту у SRAM время
удержания данных после переключения WR/ Thd = 0,
так что наверное можно вместе и WR переключать и
данные снимать.

Конфигурация флекса находится в ПЗУ.

Это я уже разобрался.
В каком виде прошивка заливается в ПЗУ sof, hex, bin?

[Mick]

К FPGA, а какая разница?
Ладно может и прокатит, по даташиту у SRAM время
удержания данных после переключения WR/ Thd = 0,
так что наверное можно вместе и WR переключать и
данные снимать.


Это я уже разобрался.
В каком виде прошивка заливается в ПЗУ sof, hex, bin?

У статической памяти как бы сигнал WR в приоритете, так что все нормально работает. Я это уже давно пробовал, когда со статикой игрался.

В ПЗУ прошивка ПЛИС находится в 0 банке, т.е. в адресах 0000...3FFF
Я туда ее в bin виде зашиваю вместе с прошивкой спековсего ПО.
По логике в последствии нужно сделать как в Эве, обновлять прошивку не вынимая ПЗУ.

[Anykey]

Клава сделана как в ZXMC?
Может лучше в FPGA реализовать 8 регистров на 5 бит и
по И выдавать на Z80 (можно будет без WAIT выдавать состояние сразу
нескольких скан линий). Т.е. AVR заполняет с одной стороны эти 8x5 регистры,
а Z80 читает их из FPGA как обычную мех клавиатуру.
Прямой обмен данными AVR с FPGA предусмотрен?

[Mick]

Клава сделана как в ZXMC?
Может лучше в FPGA реализовать 8 регистров на 5 бит и
по И выдавать на Z80 (можно будет без WAIT выдавать состояние сразу
нескольких скан линий). Т.е. AVR заполняет с одной стороны эти 8x5 регистры,
а Z80 читает их из FPGA как обычную мех клавиатуру.
Прямой обмен данными AVR с FPGA предусмотрен?

В этом проекте не предусмотрена возможность работы AVR с FPGA напрямую. Может в следующих проектах так и сделаю. По сути я тут пробую запихать логику Феникса в ПЛИС не больше не меньше.
Клава сделана как в ZXMC, но с небольшими ньюансами.

[Mick]

Я пока забуксовал с SD интерфейсом, проблема описана тут http://zx.pk.ru/showpost.php?p=711156&postcount=1099